- 当期目录
- 优先出版
- 最新录用
- 下载排行 过刊浏览
-
2024,54(3):355-361, DOI:
Abstract:
基于0.18 μm CMOS工艺设计了一款用于ADC前端的采样保持电路,电路采用输入缓冲器-采样开关-输出缓冲器三级结构实现。为提高采样保持电路的保持平稳度,设计了信号馈通和时钟馈通消除结构。为改善频率响应,设计了无源负反馈结构并研究了器件参数对电路性能的影响。仿真结果表明,该馈通消除结构能够提升保持阶段的平稳度,负反馈可将增益提升36 dB。该电路在800 MS/s采样率、122.6 MHz正弦波输入条件下,增益为0 dB,3 dB带宽为1 GHz,信号失真比为48 dB,有效位数为7.7 bit。最终版图面积为202 μm×195 μm,功耗为37.22 mW,实现了低功耗的设计目标。
-
2024,54(3):362-368, DOI:
Abstract:
设计了一款应用于脉冲飞行时间(ToF)激光雷达(LiDAR)接收器的宽带高增益跨阻放大器(Transimpedance Amplifier,TIA)。该TIA由跨阻预放大器、后级电压放大器、增益补偿放大器和输出缓冲器组成。跨阻预放大器采用改进型RGC电路实现；后级电压放大器采用有源反馈电路,以提升带宽；具有有源峰值电感的增益补偿放大电路用来消除大尺寸输出缓冲器对TIA整体带宽的影响。提出的TIA电路采用0.18 μm 标准CMOS工艺设计。在电源电压为3.3 V条件下,TIA总消耗功率约168 mW,差模跨阻增益为106 dBΩ,-3 dB带宽约为300 MHz,输入参考噪声电流谱密度为6.8 pA/Hz,当SNR=5时,能够检测的最小光电流约为0.7 μA,动态范围为83 dB。
-
2024,54(3):369-374, DOI:
Abstract:
基于标准55 nm CMOS工艺设计了一款工作在V波段下的高输出功率宽带功率放大器,放大器采用交叉中和电容技术来提高功率放大器的增益和稳定性,并通过两路功率合成网络提高输出功率。通过多频点叠加技术设计级间变压器,拓展放大器带宽。仿真结果表明,在1.2 V电源电压下,放大器的3 dB带宽为14.5 GHz,静态直流功耗为184 mW,饱和输出功率为13.2 dBm,小信号增益为16.6 dB,具有高宽带、高输出功率的优点。
-
2024,54(3):375-381, DOI:
Abstract:
针对传统的数字锁相环频带窄,速度慢,只能锁定中心频率附近频率的缺点,提出了一种具有快捕区、中捕区、过渡区和慢捕区的可变模可监测频率改变的全数字锁相环。该数字锁相环具有自动变模功能,可在锁定过程中自动改变数字滤波器模的值。针对传统数字锁相环在锁定快结束阶段容易进入慢捕区的缺点,在原有的捕捉区域中增加了过渡区,进一步加快了锁定速度。当输入的参考信号频率较高时,环路锁定速度更快。当参考信号在41.67~500 kHz时,系统最快可以在7.64 μs内完成锁定。在锁定过程的后阶段,参考信号与输出信号的相位差个数在1~5个系统时钟中均匀分布,相位差系统时钟个数为5、3、2时的锁定速度快于相位差系统时钟个数为4、1。
-
王晶晶，伍兰鑫，李振东，刘长江，开撒尔江·艾买尔，陈亚新，关峰，饶毅恒，王浩
2024,54(3):382-387, DOI:
Abstract:
设计了一种基于65 nm CMOS工艺的毫米波宽带压控振荡器(VCO)。分析了应用于宽带VCO的宽带化技术。针对高频相位噪声性能恶化这一问题,提出并设计了一种等效阻抗渐变变压器,以优化VCO高频段相位噪声。该压控振荡器输出信号频率为20.4~40.2 GHz,覆盖24~26 GHz、38~39 GHz两个5G毫米波通信频段。全频带内,相位噪声小于-102 dBc/Hz,品质因子大于180.9 dBc/Hz。
-
2024,54(3):388-394, DOI:
Abstract:
设计了一种新型交叉耦合结构高共模瞬态抗扰度(Common Mode Transient Immunity,CMTI)的电平移位电路。采用窄脉冲信号产生电路降低了的整体功耗；在电流控制型比较器的作用下,很大程度上降低了电平移位电路的传输延时；同时设计了辅助动态电流补偿结构提高电路的CMTI。基于高压0.18 μm BCD工艺对电路进行设计与仿真实验,结果表明该电平移位电路的上升和下降延时均小于3.4 ns,CMTI为200 V/ns。
-
2024,54(3):395-403, DOI:
Abstract:
设计了一种基于0.35 μm CMOS工艺的多通道缓冲器电路,该电路可用于多路接收机中的输出级,以改善输出级的驱动能力。为了应对多路接收机输出端多路缓冲器的设计需求,电路以多个缓冲器为核心,结合多级寄存器、开关阵列,使芯片具备可编程功能。该电路利用多级寄存器每一级的控制信号,实现了在传输过程中通道、缓冲器的切换,控制信号可以采用串行、并行两种传输方式写入。电路的测试结果表明,芯片具备串行、并行两种指令写入方式的功能,缓冲器的-3 dB带宽达到36 MHz,压摆率达到330 V/μs。
-
2024,54(3):404-410, DOI:
Abstract:
提出了一种低功耗宽摆幅的绝对值电路。该电路通过比较器输出结果判断输入电压的正负,正值利用负反馈进行保持,负值利用电压-电流转换电路和电流镜转换为正值。与传统利用二极管的设计相比,该电路避免了线性度差、功耗高的问题。基于55 nm CMOS工艺进行了电路设计,仿真结果表明,在电源电压为-1.2 V和1.2 V的条件下,电压输入摆幅高达-400~400 mV,绝对值电路误差在0.5%以内,功耗为450 μW,版图面积为4 800 μm2。
-
2024,54(3):411-416, DOI:
Abstract:
针对LDO在反向电压状态下存在反灌电流现象并会对芯片造成损坏的问题,传统方案一般采用二极管进行反向保护,但这种方法会显著增大LDO的最小压差。文章采用MOS管替换二极管的方式来构成反向电压保护结构,并优化误差放大器和功率管尺寸,设计出的LDO最小压差在500 mA满负载下达到251 mV。然而加入防反向MOS管会使功率管的栅极驱动电容负载增大,给环路的稳定度带来难题。针对该问题,文章使用零极点抵消技术,通过引入零点的方式解决了LDO环路稳定困难的问题。电路基于TSMC 0.18 μm BCD工艺设计,测试结果与仿真结果相符。结果表明,在2.5~20 V的输入电压范围内,负载电流为0~500 mA时,电路的输出电压为1.2 V,精度在±1％以内；负载调整率和线性调整率分别为0.85 μV/mA和11.65 μV/V；PSRR为93.4 dB@100 Hz。
-
2024,54(3):417-423, DOI:
Abstract:
基于全耗尽型(D-mode) 0.25 μm 硅基氮化镓(GaN-on-Si)工艺,设计了一款高频单片GaN DC-DC降压转换器芯片。该芯片集成了驱动电路和半桥功率级电路,驱动电路中电平放大功能通过有源上拉结构实现,在100~200 MHz频率范围内,单片GaN DC-DC降压转换器可直接被0.7 V的高速脉冲信号控制,无需片外模块,其峰值功率级效率达到92.2%,峰值总效率达到84.24%,峰值功率为7.7 W。相较于前期工作,芯片工作范围从100 MHz提升至200 MHz,在保证芯片效率性能的情况下,实现了对工作频率的大幅提升。
-
2024,54(3):424-431, DOI:
Abstract:
为了实现低成本、高性能的毫米波汽车雷达,基于TSMC 40 nm CMOS工艺,设计了一款高精度低噪声系数的有源矢量合成移相器,其频率范围为76~81 GHz,移相步进为5.625°。采用了一种RC-RL两级多相滤波结构,在产生稳定的四路正交信号的同时,不会增加过多的插入损耗；在多相滤波器之前添加了放大单元电路,提高了整个电路的增益,并且降低了噪声系数；设计了数模转换器(DAC),对矢量合成模块的尾电流进行控制,进而实现高精度的移相。由于相位分辨率由DAC的分辨率所决定,因此该移相器的控制分辨率不会影响其尺寸和插入损耗。为了实现电路的性能,合理地选择了参数模型和拓扑结构,并且优化了版图布局。后仿真结果表明,在76~81 GHz范围内,RMS移相误差<2.1°,平均增益>1.7 dB,RMS增益波动<0.5 dB,噪声系数<9.5 dB,功耗为15.7 mW,1 dB增益压缩点>-7 dBm。该有源移相器具有高精度、低成本、低功耗等特点,与传统有源移相器相比,具有更低的噪声系数与更大的增益。
-
2024,54(3):432-436, DOI:
Abstract:
针对汽车电子高性能GaN驱动芯片需求,为解决GaN器件栅极存在低压误开、高共模瞬态、抗干扰能力差等问题,提出了一种低温度系数、低功耗、高回差电压、具有双重比较的欠压保护电路。该电路采用双重比较参考电路,设置合理的比较电压,增大电路回差电压,极大提高了电路的抗干扰能力。电源上电至预设电压后,系统解除保护锁定,GaN器件通路开启,电源驱动后级GaN器件栅极,实现GaN器件欠压保护功能,提高稳定性。采用0.18 μm BCD工艺进行设计。仿真结果表明,电源上电至8.5 V时,电路解除欠压保护功能,带隙基准电路输出1.5×10-5/℃高精度5 V电压至GaN驱动电路栅端。电源下电至8 V时,电路启动欠压保护功能,芯片系统关断,实现GaN器件保护功能。回差电压为0.5 V,静态电流为60 μA。该欠压保护电路满足低温度系数、低功耗、高回差电压等要求。
-
2024,54(3):437-443, DOI:
Abstract:
为了实现待测阻抗实部与虚部的提取,设计了一款基于0.18 μm CMOS工艺的阻抗谱测量电路,其通过频率响应分析法在数字域中进行累乘与累加的操作,从而得到阻抗谱。该阻抗谱测量电路由Δ-Σ调制器和数字抽取滤波器等电路组成。相较于传统阻抗谱检测电路而言,该电路采用无运放Δ-Σ调制器结构,能对电流信号进行直接转换,减少了一个跨阻放大器(TIA)和一个跨导放大器(OTA),极大程度地减小了芯片的功耗和面积。仿真结果表明,在2 MHz的采样时钟下,2 kHz的带宽内,调制器的信噪失真比(SNDR)达到66.5 dB,有效位数(ENOB)达到10.75 bit,当电源电压为1.8 V时,电路功耗低至140 μW。电路的阻抗谱输出与电流呈现良好线性关系。
-
2024,54(3):444-449, DOI:
Abstract:
基于TSMC 65 nm CMOS工艺设计了一种工作频率覆盖0.1~2.0 GHz的宽带低功耗零中频射频接收机芯片。提出的接收机主要包含了无电感宽带低噪声放大器、无源混频器以及中频滤波器模块。其中,滤波器模块通过采用反相器替代了传统的跨阻放大器或者有源低通滤波器,在降低功耗的同时避免使用大量电容、电阻,达到了低功耗、小型化的目的。提出的接收机电路通过Cadence Explore工具后仿真验证,在1.2 V的电源电压下,通道增益约为57 dB,通道噪声系数约低于5.4 dB,三阶输入交调点大于-16.2 dBm,输入1 dB压缩点约-9.7 dBm @2 GHz,中频带宽为190 MHz,带外抑制在30倍频处为83 dBc,电路总静态功耗仅3.32 mW。
-
2024,54(3):450-457, DOI:
Abstract:
基于65 nm CMOS工艺设计了一款1/4速率56 Gbit/s PAM-4 SerDes接收机,该接收机集成了可变增益放大、连续时间线性均衡(CTLE)、判决反馈均衡(DFE)、自适应阈值电压跟踪和无参考时钟数据恢复(CDR)等电路。可变增益放大技术被用来对接收信号进行幅度调节；CTLE和2抽头DFE被用来进行信道畸变补偿；自适应阈值电压跟踪技术用来确定最优的PAM-4信号判决电平；无参考时钟CDR技术则在无外部参考时钟的前提下,被用来产生最佳判决时钟,同时基于边沿检测技术有效降低了PAM-4信号非对称电平转换引起的时钟抖动。后仿真结果表明,在1.2 V电源电压下,所设计的PAM-4接收机能够实现6.75~20.75 dB的可调增益范围和高达16 dB@14 GHz的信道高频衰减补偿,且在16.1 dB@14 GHz信道下,CDR提取出的7 GHz时钟抖动峰峰值为7.21 ps。工作于56 Gbit/s速率下,接收机功耗为227 mW,能效为4.05 pJ/bit。
-
2024,54(3):458-467, DOI:
Abstract:
静态时序分析工具在超大规模集成电路应用中被广泛使用,其精度依赖于每个门的延时模型。静态时序分析工具使用的时序库通常只考虑单输入切换(SIS)导致的引脚到引脚延时,而多输入切换(MIS)导致的延时变化在高时钟频率和先进工艺节点上变得更加显著。在考虑统计静态时序分析时,MIS效应对其影响比对常规静态时序分析更大。为了研究MIS效应对电路统计时序的影响,文章提出了一种基于机器学习的MIS效应的统计静态时序分析方法。该方法考虑了不同条件下MIS和SIS的统计延时差异,并基于SIS统计延时模型建立了MIS统计延时模型。经基准电路测试,结果表明,该方法对应延时分布的均值、标准差的相对误差分别不超过1.61％和3.94％,证明该方法具有较高的准确度。
-
2024,54(3):468-474, DOI:
Abstract:
引线键合仍然是微电子封装中最流行的芯片互连技术,在未来很长一段时间内都不会被其他互连方法所取代。Au键合丝由于其独特的化学稳定性、可靠的制造和操作性能,几十年来一直是主流半导体封装材料。然而,Au键合丝价格的急剧上涨促使业界寻找用于微电子封装的替代键合材料,如Cu键合丝。与Au键合丝相比,使用Cu键合丝的主要优势是更低的材料成本、更高的电导率和热导率,使更小直径的Cu键合丝能够承受与Au键合丝相同的电流而不会过热,以及更低的Cu和Al之间的反应速率,这有助于提高长期高温存储条件下的键合可靠性。文章首先简要介绍了键合丝的发展历史。其次,介绍了Cu键合丝的可制造性和可靠性。最后,提出了键合丝的发展趋势。
-
2024,54(3):475-480, DOI:
Abstract:
基于有限元方法对压电悬臂梁进行力电特性数值仿真,研究了不同截面形状压电悬臂梁的力-电特性,发现相比于矩形压电悬臂梁,梯形压电悬臂梁有较高的输出电压和一阶共振频率。进一步分析了梯形压电悬臂梁的压电片长度、压电片位置、基板-压电片厚度比对其性能的影响。结果表明,当压电片长度越短,且位置越靠近固定端时,梯形悬臂梁的输出性能越好,但一阶共振频率随着压电片长度的减小和与固定端距离的增加而降低；当基板-压电片厚度比为1.6时,梯形悬臂梁的电学输出特性最佳,一阶共振频率随着厚度比的增大而增大。
-
2024,54(3):481-486, DOI:
Abstract:
为了优化MEMS微波功率检测芯片的微波性能,提高其制备的可靠性,建立了悬臂梁结构在线式MEMS微波功率检测芯片的S参数模型,研究了悬臂梁的数目对微波功率检测芯片微波性能的影响。对多梁结构微波功率检测芯片微波性能进行理论推导和仿真,制备了单梁、双梁结构MEMS微波功率检测芯片样品,并进行了测试。结果表明,在8~12 GHz的频率范围内,单梁结构的微波功率检测芯片回波损耗小于-27 dB,双梁结构的微波功率检测芯片回波损耗小于-18.5 dB,单梁、双梁微波功率检测芯片传输特性变化趋势与理论值基本一致,验证了S参数模型的正确性。
-
程杰，洪婉君，伍江雄，温显超，魏亚峰，俞宙，刘杰，叶兵，郭刚
2024,54(3):487-491, DOI:
Abstract:
为开展模拟混合视频处理电路的单粒子效应研究,通过改变伪CCD信号源的输出信号,建立一款模拟混合视频处理电路的单粒子效应测试系统,实现该器件的单粒子闭锁、单粒子翻转与单粒子功能中断等单粒子效应的评估。通过在中科院近物所回旋加速器和中国原子能院串列加速器的试验测试,获取有效数据。试验结果表明该试验方法及测试系统可以有效评估器件的单粒子性能,为器件的加固设计提供有力数据支撑。
-
2024,54(3):492-497, DOI:
Abstract:
基于硅基载板与芯片之间有良好的热膨胀系数匹配性能和硅通孔(TSV)有高密度的互联技术特性,硅基载板广泛应用于高集成度、高可靠微系统封装。然而射频链路中存在较大的发热,可能导致芯片高温时无法正常工作,同时在封装内部产生较大的热应力,可能引起分层、互联失效等可靠性问题,因此硅基载板封装系统的散热设计至关重要。文章以典型硅基载板封装为例,采用数值仿真方法,研究A型(PCB板)、B型(PCB+铜板)和C型(PCB+铜板+散热翅片)3种散热结构和不同对流工况对封装内部芯片散热的影响,并与原始封装散热效果作对比。研究结果表明,改变外流场速度从而增大封装与外流场的换热系数、增大封装散热面积、提高封装的导热系数均可改善硅基封装的散热效率； 最佳散热结构和工况为强迫对流工况下的C型结构。
-
2024,54(3):498-502, DOI:
Abstract:
围绕超高压二极管在环境应力作用下玻璃体开裂问题,结合玻璃粉的材料特性,对特定型号玻璃粉采用不同烧结曲线进行试验,发现增加恒温区烧结时间、减小降温速率,可提高玻璃体韧性；对特定型号的玻璃粉进行二次研磨后再烧结,玻璃体中的沙眼和气泡大幅减小。采用上述工艺制作的超高压二极管样品通过了高温储存、高低温冲击等环境应力试验。
-
2024,54(3):503-510, DOI:
Abstract:
为了快速筛选出由电流崩塌、阈值漂移导致失效的氮化镓(GaN)器件,提出了一种基于晶圆测试的创新筛选方法,旨在更好地筛选出高可靠性的650 V增强型GaN功率器件,在封装之前消除固有缺陷导致的动态失效,解决实际应用中的动态可靠性问题。详细介绍了快速筛选的基 本原理,并通过电子器件工程联合委员会(JEDEC)可靠性测试、动态高温工作寿命(DHTOL)测试和加速开关寿命试验(SALT)证明该快速筛选方法的有效性。实验结果表明,该筛选方法能快速筛选出在晶圆段有缺陷的650 V GaN器件,并有助于简化GaN功率器件在量产阶段的可靠性认证流程。
-
2024,54(3):511-516, DOI:
Abstract:
使用Spice可靠性仿真技术和高温稳态寿命(HTOL)实验相结合的方法,研究不同的MOSFET器件组成的环振电路在持续翻转状态下,不同应力时间和应力电压对其寿命退化的影响。依据仿真结果和Power-Law模型建立数字电路的寿命预测理论模型。通过HTOL实验验证模型的准确性。结果表明,随着时间的增加,器件的寿命退化率逐渐增加,且随着时间的推移,寿命的变化率越来越小。随着应力电压的增加,器件的寿命退化率更快趋向于稳定。器件退化符合R-D模型,仿真结果与试验结果高度,进一步证实了本模型对SoC数字电路寿命预测的准确性。通过这种组合仿真和实验的方法,可以更加准确地评估数字电路的寿命,为芯片制造过程中的可靠性设计提供参考。
-
2024,54(3):517-522, DOI:
Abstract:
聚对二甲苯具有防潮、气体隔绝、电绝缘等优点,可广泛应用于集成电路领域。文章针对聚对二甲苯的耐恶劣环境性能进行研究,研究其在热氧老化、紫外老化、温度循环及寿命试验条件下的退化情况。结果表明,聚对二甲苯在热氧、紫外等环境下易发生退化,应该避免暴露在此类环境下。在温度循环及寿命试验条件等环境下性能下降不明显,耐电性能仅与沉积厚度有关。
2024年第54卷第3期
电路与系统设计
动态与综述
半导体器件与工艺
测试与封装
产品与可靠性
2024年第54卷第3期
-
一款改进的电流复用结构有源电感
张 辉, 张万荣, 谢红云, 金冬月, 那伟聪, 宋金达, 王 雪, 楚尚勋
Abstract:
对传统电流复用结构有源电感进行改进，提出了一款具有低功耗、低噪声和电感值相对于Q值可独立调节的有源电感(LPLN-AI)。它主要由带有电压调谐端的增益增强型共源（CS）-共栅（CG）组合晶体管负跨导器(NT)、CS正跨导器（PT）、噪声抑制支路以及有源反馈放大器构成。其中，NT和PT以电流复用方式连接，既可实现电感特性、降低功耗，又可提高Q值；进一步地，在CG PT的栅端引入的噪声抑制支路减小了噪声；再者，有源反馈放大器嵌入到PT与NT之间的反馈路径中，进一步提高了Q值并补偿因电感值的调谐导致的Q值的变化。该LPLN-AI的上述电路拓扑结构，使得它不但可以获得高的Q值，而且可以实现同一频率下电感值调谐时保持高的Q值基本不变，又能在不同工作频率下取得高且相同的Q峰值，同时也具有较低的功耗与噪声。基于0.18 μm CMOS工艺进行验证，结果表明：在2.75 GHz下，电感值可在258 nH到469 nH范围内进行调谐，调谐率为83.7%，而Q值仅变化1.4%；在2.1 GHz、2.5 GHz和3.2 GHz的不同频率下，Q峰值分别高达327、329和328，而变化率仅为0.3%；在1 GHz和2.75 GHz下，噪声分别为2.99 和1.74 ;直流功耗为0.96 mW。
- 1
-
2023,53(5):930-937, DOI:
Abstract:
针对采用10号钢为基材的K1-5型外壳的芯片裂纹问题,对其共晶应力进行了仿真,并尝试对工艺过程进行仿真优化。结果表明,无论采用何种缓慢或快速的散热方式,都不能从根本上改变10号钢与Si芯片因热膨胀系数的巨大差异而导致的热应力。通过比较三种不同的管壳材料可知,以可伐材料为基体的K1-5管壳的共晶热应力最低,为316 MPa,而以10号钢为基体的热应力最高,为19 800 MPa,远远超出了硅芯片的极限断裂强度544 MPa。根据应力的基本理论,可伐与Si芯片的热膨胀系数的差异最小,无氧铜次之,而10号钢为最大,这也是以10号钢为基体的K1-5管壳在共晶时芯片开裂的根本原因。将管壳基材更换为可伐材料,仿真分析和实际试验结果均证明该管壳能够有效解决芯片开裂的问题。
-
2024,54(2):171-176, DOI:
Abstract:
基于 SMIC 180 nm 标准 CMOS 工艺,设计了一款面积仅为320 μm×150 μm的10 bit分段式电流舵数模转换器(DAC)。该设计采用“5+5”式分段,通过电阻实现高位子DAC的量化阶梯,从而减小高位子DAC所需电流。与原始的电阻量化结构相比,改变电流流向,节约了一半的电流源数量。同时通过校准电阻的方式,有效校准了结构中存在的特殊非理想特性。仿真验证结果表明,本分段电流舵DAC微分非线性(DNL)和积分非线性(INL)最大值分别为0.09 LSB和0.34 LSB,无散杂动态范围为64.52 dB,功耗为8.58 mW。与传统结构相比,该结构面积减小约80%,有效减小分段式电流舵DAC的功耗以及面积。
-
2024,54(2):189-195, DOI:
Abstract:
针对Wi-Fi 6、Wi-Fi 6E(5 GHz、6 GHz)的低功耗、宽带宽等无线局域网(WLAN)设备需求,基于65 nm CMOS工艺设计了一款两级低功耗宽带低噪声放大器(LNA)。电路第一级采用结合互补共源电路的共源共栅结构,通过电感峰化技术和负反馈技术的运用,提高输入跨导,降低噪声,并拓展带宽和提高增益平坦度。第二级在共漏极缓冲器基础上引入辅助放大结构、电感峰化技术,实现抵消第一级共源管的噪声并拓展带宽。电路采用提出的前向衬底自偏置技术,以降低电路对电源电压的依赖,整体电路实现两路电流复用,从而有效降低了功耗。仿真结果表明,在5~9.3 GHz频带内LNA的S21为17.8±0.1 dB,S11小于-9 dB、S22小于-11.9 dB,噪声系数小于1.34 dB。在0.8 V电压下整体电路功耗为5.3 mW。
-
2024,54(2):207-213, DOI:
Abstract:
基于40 nm CMOS工艺,设计了一种具有高频高电源抑制(PSR)的无片外电容 低压差线性稳压器(LDO)电路。电路采用1.1 V电源供电,LDO输出电压稳定在0.9 V。仿真结果表明,传统无片外电容LDO电路的PSR将会在环路的单位增益 频率(UGF)处上升到一个尖峰,之后才经输出节点处的电容到地的通路开始降低,最高时PSR甚至大于0 dB。采用新型的衬底波纹注入技术的LDO能很好地抑制PSR的尖峰,可以做到全频段都在-20 dB以上,相比传统结构,尖峰处的PSR提高了20 dB以上。该LDO适用于需要低电压供电的射频电路。
-
2024,54(2):243-254, DOI:
Abstract:
随着工业物联网趋向数字化、智能化和集成化发展,控制系统需要感知的物理量规模和复杂度都迅速提升。其中数字温度传感器能直接将温度信息转换为数字信号,具有低成本、低功耗、面积小、数字输出等多种优点,可以实时监测系统温度数据,并与反馈机制协同进行反馈调节,目前已经得到广泛应用。在各类数字温度传感器中,基于CMOS工艺寄生三极管(BJT)感温的数字温度传感器在制造工艺上更容易实现,且具有高稳定性和高精度,是工业界产品首选方案。聚焦基于BJT特性实现感温的数字温度传感器,从学术研究成果、工业产品两方面总结其技术路线、发展现状和趋势,为后续温度传感器研究提供参考。
-
2024,54(2):255-263, DOI:
Abstract:
在后摩尔时代,通过先进封装技术将具有不同功能、不同工艺节点的异构芯粒实现多功能、高密度、小型化集成是延长摩尔定律寿命的有效方案之一。在众多先进封装解决方案中,在基板或转接板中内嵌硅桥芯片不仅能解决芯粒间局域高密度信号互连问题,而且相较于TSV转接板方案,其成本相对较低。因此,基于硅桥芯片互连的异构芯粒集成技术被业内认为是性能和成本的折中。总结分析了目前业内典型的基于硅桥芯片互连的先进集成技术,介绍其工艺流程和工艺难点,最后展望了该类先进封装技术的发展。
-
2024,54(2):196-200, DOI:
Abstract:
噪声消除技术是设计低噪声放大器(LNA)时常用的技术之一,而如何解决LNA噪声与功耗的矛盾始终是设计的难点。文章提出一种新型噪声消除结构,通过主辅支路之间添加反馈回路的方式,在不增加功耗的情况下,实现了消除主辅支路噪声的目的。基于180 nm CMOS工艺,设计了一款应用该噪声消除结构的宽带低噪声放大器。仿真结果显示,该LNA的带宽为0.40~2.36 GHz,S11与S22均小于-10 dB,S12小于-30 dB,最大S21为14.5 dB,噪声系数为2.20~2.34 dB,功耗仅为9 mW。
-
2024,54(2):214-220, DOI:
Abstract:
基于SMIC 0.18 μm BCD工艺设计了一种低静态电流、高瞬态响应的无片外电容 低压差线性稳压器(Low Dropout Regulator, LDO)。误差放大器采用一种跨导提升技术,在低静态电流的情况下,实现更高的环路增益及单位增益带宽。由于采用高增益误差放大器,可以通过适当减少功率管尺寸来增强瞬态响应。采用有源反馈,在不引入额外静态电流情况下,增大环路的次极点。同时当LDO输出电压变化时,能够增大功率管栅极的动态电流,实现高瞬态响应。此外在有源反馈的基础上,采用反馈电阻并联小电容的方式,以提高环路稳定性。利用Cadence Spectre软件对LDO进行仿真验证。结果显示,LDO的静态电流仅为10 μA；在负载电流为1 mA的情况下,相位裕度最高可达70.9°；LDO负载电流在500 ns内从1 mA切换到100 mA时,下冲电压为134.7 mV,下冲电压恢复时间为1 μs；负载电流在500 ns内从100 mA切换到1 mA时,过冲电压为155.5 mV,过冲电压恢复时间为430 ns。
-
2024,54(2):311-316, DOI:
Abstract:
针对LCCC封装器件在温度循环载荷下焊点开裂的问题,首先分析其失效现象和机理,并建立有限元模型,进行失效应力仿真模拟。为降低焊点由封装材料CTE不匹配引起的热应力,提出了两种印制板应力释放方案,并分析研究单孔方案中不同孔径和阵列孔方案中不同孔数量对热疲劳寿命的影响。之后,为降低对PCB布局密度的影响,提出一种新型的叠层焊柱应力缓冲方案,进行了不同叠层板厚度和焊柱间距的敏感度分析。结果表明,更大的开孔面积、更小的叠层板厚度、更密的焊柱可有效降低焊点应力,提高焊点热疲劳寿命,使得LCCC封装器件焊点热疲劳可靠性得到有效提高。
-
2024,54(2):177-182, DOI:
Abstract:
针对一阶噪声整形(NS)往往需要增加功耗而以较高的过采样比(OSR)来实现较高的有效位数(ENOB),提出了一种低OSR、低功耗的二阶无源NS SAR ADC。该无源NS模块较高的无源增益可以更好地抑制比较器的噪声；其残差电压是通过开关MOS阵列复用积分电容实现采样,从而无需额外的残差采样电容,避免了残差采样电容清零和残差采样时kT/C噪声的产生,因此减小了总的kT/C噪声。180 nm CMOS工艺仿真结果表明,在不使用数字校准的情况下,所设计的10位二阶无源NS SAR ADC电路以100 kS/s的采样率和5的OSR,实现了13.5位ENOB,电路功耗仅为6.98 μW。
-
2024,54(2):183-188, DOI:
Abstract:
基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法器提前技术减小了调制器功耗,负电阻补偿技术提高了调制器的SNDR,额外环路延时补偿技术提高了调制器的稳定性。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,低功耗模式下调制器的SNDR为94.7 dB,功耗为291 μW；高精度模式下调制器的SNDR为108 dB,功耗为436.6 μW。
-
2024,54(2):277-281, DOI:
Abstract:
薄顶层硅SOI(Silicon on Insulator)横向绝缘栅双极型晶体管(Lateral Insulated-Gate Bipolar Transistor,LIGBT)的正向饱和电压较高,引入旨在减小关断态拖尾电流的集电极短路结构后,正向饱和电压进一步增大。提出了一种注入增强型(Injection Enhancement,IE)快速LIGBT新结构器件(F-IE-LIGBT),并对其工作机理进行了理论分析和模拟仿真验证。该新结构F-IE-LIGBT器件整体构建在薄顶层硅SOI衬底材料上,其集电极采用注入增强结构和电势控制结构设计。器件及电路联合模拟仿真说明:新结构F-IE-LIGBT器件在获得较小正向饱和电压的同时,减小了关断拖尾电流,实现了快速关断特性。新结构F-IE-LIGBT器件非常适用于SOI基高压功率集成电路。
-
2024,54(2):201-206, DOI:
Abstract:
采用UMC 28 nm CMOS工艺,设计了一款应用于光接收机、工作在80 Gbit/s PAM4的低噪声模拟前端电路(AFE)。对噪声和带宽进行折中设计,采用了跨阻放大器(TIA)级联连续时间线性均衡器(CTLE)技术和输入电感峰化技术。为了更好地控制低频增益,进一步拓展带宽,采用了跨导跨阻(gm-TIA)结构的VGA。在输入电容100 fF和供电电压1.2 V下,实现的跨阻增益为48.5 dBΩ,带宽为36.1 GHz,平均等效输入噪声电流为22.6 pA/Hz,功耗为14.5 mW。
-
2024,54(2):264-276, DOI:
Abstract:
抛光液是化学机械抛光(CMP)的关键要素之一,其中缓蚀剂是抛光液的基本组分之一。传统的缓蚀剂缓蚀效果差,缓蚀效率低。而复配缓蚀剂因缓蚀效率高、缓蚀效果好和环境友好等优势成为CMP领域研究重点。根据文献,分析了唑类缓蚀剂对Cu/Co阻挡层的缓蚀机理,对近五年来新型复配缓蚀剂在国内外CMP过程中的研究进展以及复配缓蚀剂的实验评价和分子动力学模拟进行了归纳总结。同时评价了电化学法中EIS、OCP和Tafel极化曲线,表面分析法中SEM和AFM,分子动力学模拟中DFT和ReaxFF对缓蚀剂缓蚀效果的分析。最后,对于目前复配缓蚀剂的问题进行了总结与展望。
-
2024,54(2):235-242, DOI:
Abstract:
采用65 nm CMOS工艺设计了一款用于高速芯片互联的四电平脉冲幅度调制(PAM4) SerDes发射机。该发射机主要由最高有效位通道和最低有效位通道、时钟产生路径、前馈均衡模块、接口驱动电路等构成。采用一种无锁存的并串转换技术,以降低功耗；采用一种分数型前馈均衡技术,获得了超出奈奎斯特频率点的频率补偿峰值,从而扩展频率补偿范围,使输出信号能更好地适应信道。此外,采用带预充电结构的4∶1并串转换器,减小电荷共享效应对电路的影响。仿真结果表明,在1 V电源电压下,整体电路能实现56 Gbit/s PAM4输出信号,输出眼图清晰,且获得电平失配率为93.1%的高线性度,输出摆幅达到480 mV,功耗为75 mW。
-
2024,54(2):317-322, DOI:
Abstract:
A/D转换器在航空航天系统中的重要元器件,随着器件转换时钟频率不断提高而其工作环境不断恶化,如何准确测试其时间参数对于全面评价A/D转换器性能特别重要。目前对于高速A/D转换器时间参数测试,主流方法是通过示波器直接测试其输出,该方法对于示波器采样速度要求比较高。文章提出一种高速A/D转换器时域重构技术,可以通过计算机数字信号处理方法来实现高速A/D转换器时间参数测试,同时避免对示波器采样速度的依赖。同时,在研究高速A/D转换器时域重构技术方法及其应用的基础上,通过了相关试验验证。
-
2024,54(2):287-292, DOI:
Abstract:
介绍了一种考虑基区SiC/SiO2界面处复合电流的SiC LBJT改进模型。分析了横向碳化硅双极结型晶体管与其垂直结构之间的区别,将横向BJT的外延层和半绝缘机构等效为衬底电容。再引入一个平行于SiC BJT基极结的附加二极管来描述复合电流,以垂直SiC BJT的SGP模型为基础建立SiC LBJT行为模型。校准了LBJT模型的基区渡越时间,模型与实际器件的开关特性接近吻合。相较于未考虑复合电流的LBJT模型,改进后的模型输出特性曲线与实测数据精度误差较小。该模型可以较精确地描述受复合电流影响的LBJT器件行为。
-
2024,54(2):228-234, DOI:
Abstract:
设计了一种同步流水线静态随机存储器读写控制系统的行为级模型。分析了存储器芯片的控制信号和工作时序要求,利用Verilog硬件描述语言对存储器芯片的读写系统进行了行为级建模。系统包括主机、总控制器和存储器三部分,其中总控制器又包括信号源发生器和数据收发控制器两个子模块。利用Modelsim软件对系统行为级模型进行了仿真验证,结果表明系统控制模型在非猝发(常规)、线性猝发、交织猝发三种工作模式下均可对存储器进行正确读写操作。该模型将主机端源控制信号数量减至最少,极大简化了读写控制流程；采用系统时钟双沿对数据采样传输,提升了系统的稳定性。
-
2024,54(2):293-297, DOI:
Abstract:
利用TCAD仿真研究一种二维紧耦合电阻场板电流调制原理下的物理模型与最优化结构。通过优化关键工艺与材料参数,改善器件漂移区尖峰电场,最终在相同漂移区掺杂下击穿电压较一维PN结理论击穿电压提升273%,相同归一化击穿电压10%变化范围下,漂移区电荷变化允许冗余范围比现有传统PN超结拓宽15倍。相较于对称电阻场板场效应器件,在现有工艺下非对称优化电阻场板场效应器件能够更好的实现结构小型化与高密度的设计。
-
2024,54(2):298-303, DOI:
Abstract:
建立了3D封装玻璃通孔(TGV)电磁仿真分析模型,对TGV高频信号特性进行了分析,得到了回波损耗S11仿真结果,并研究了信号频率、通孔类型、通孔最大直径、通孔高度、通孔最小直径对S11的影响。选取TGV关键结构通孔最大直径、通孔高度、通孔最小直径尺寸为设计参数,以TGV在信号频率10 GHz下的S11作为目标值,采用响应曲面法,设计17组试验进行仿真,并拟合了TGV S11与其关键结构参数的关系模型。结合遗传算法对拟合模型进行优化,得到TGV S11最优的组合参数:通孔最大直径65 μm、通孔高度360 μm、通孔最小直径尺寸44 μm。对最优组合参数进行验证,发现最优参数组合仿真结果较基本模型S11减小了1.593 5 dB,实现了TGV的结构优化。
