• 《微电子学》微信公众号开通啦!快来关注吧!
  • 《微电子学》创刊五十周年纪念活动成功举办语
  • 当期目录
  • 优先出版
  • 最新录用
  • 下载排行
  • 过刊浏览
    全选
    显示模式:: |
    2022年第52卷第4期
      A/D转换器和D/A转换器技术专题报告
    • 刘建伟,姜俊逸,叶雅倩,杨曼琳,王鹏,王育新,付晓君,李儒章

      2022,52(4):519-524, DOI:

      Abstract:

      采用65 nm CMOS工艺,基于时间域4倍插值技术,设计了一款6位3.4 GS/s Flash ADC。该插值技术可以将N位Flash ADC的比较器数量从传统的2N-1减少到2N-2。与传统插值技术不同,该技术利用简单的SR锁存器有效地实现了4倍插值因子,而无需额外的时钟和校准硬件开销,在插值阶段只需要校准2N-2个比较器的失调电压。在不同的工艺角、电源电压和温度(PVT)下,SR锁存器中的失调电压不超过±0.5 LSB。该ADC的采样频率达到3.4 GS/s,其在Nyquist输入时的ENOB达到5.4位,在1 V电源下消耗12.6 mW的功耗,其Walden FoM值为89 fJ/(conv·step)。

    • 彭帅,石星晨,张杰,齐欢欢,张鸿

      2022,52(4):525-532, DOI:

      Abstract:

      物联网和人工智能等应用的快速发展需要各种类型高灵敏度传感器的支撑,而传感器获取信号的质量和获取效率在很大程度上取决于读出电路中模数转换器(ADC)的性能。文章在简要介绍2种典型全集成传感器的特点和工作原理的基础上,详细讨论用于传感器信号获取的ADC研究进展,主要包括目前被广泛研究和应用的4类ADC(Σ-Δ ADC、逐次逼近型ADC、双积分型ADC以及混合型ADC)的工作原理、优缺点、应用范围和发展动态。

    • 陈玺,付东兵,刘璐,李飞

      2022,52(4):533-538, DOI:

      Abstract:

      采用0.18 μm CMOS工艺设计了一种四通道16位250 MS/s A/D转换器(ADC)。该转换器采用时间交织与流水线结合的结构,内部包含基准、时钟和数字校准等单元。芯片测试结果表明,开启数字校准后,动态指标SNR、SFDR分别达到73 dBFS和90 dBFS,通道功耗为0.25 W,优值(FoM)为0.25 pJ/(conv·step)。

    • 周前能,李恒,李红娟,张红升,杨虹,唐政维

      2022,52(4):539-543, DOI:

      Abstract:

      采用0.13 μm CMOS工艺,设计了一种用于模数转换器时钟电路的电荷泵。在共源共栅充/放电流源与其偏置电路之间增加传输门,有效地抑制了电荷泵关闭时产生的漏电流。同时,采用电流源提升技术,有效地提高了电荷泵充/放电电流支路的阻抗,抑制了沟道长度调制效应的影响,提高了电荷泵的电流匹配性。仿真结果表明,在1.2 V电源电压、20 μA输出电流的条件下,输出电压的变化范围为0.13~0.93 V时,该电荷泵的充/放电电流失配低于1%。

    • 李琨,叶明远,万书芹,何秋秀

      2022,52(4):544-549, DOI:

      Abstract:

      针对MDAC中采样电容失配会降低ADC输出非线性性能的问题,提出了一种流水线ADC的前台数字校准技术。该前台数字校准技术利用ADC输出积分非线性的相对偏差提取误差,利用简单的多路选择运算单元进行误差补偿。在此基础上,采用Verilog HDL实现了RTL级描述并成功流片。仿真和测试结果表明,该校准算法能够提升ADC输出性能。

    • 王巍,刘博文,赵汝法,张定冬,张珊,熊德宇

      2022,52(4):550-554, DOI:

      Abstract:

      为了解决高分辨率逐次逼近模数转换器(SAR ADC)中,电容式数模转换器(DAC)的电容失配导致精度下降的问题,提出了一种电容失配自测量方法,以及一种可适用于各种差分电容DAC设计的低复杂度的前台数字校准方法。该方法利用自身电容阵列及比较器完成位电容失配测量,基于电容失配的转换曲线分析,对每一位输出的权重进行修正,得到实际DAC电容大小对应的正确权重,完成数字校准。数模混合电路仿真结果表明,引入电容失配的16位SAR ADC,经该方法校准后,有效位数由10.74 bit提高到15.38 bit。

    • 申泽生,刘云涛,方硕,王云

      2022,52(4):555-561, DOI:

      Abstract:

      提出并实现了一种针对音频信号Σ-Δ模数转换器的超低功耗和低资源占用的数字抽取滤波器。该滤波器采用多级级联结构,由级联积分梳状滤波器、极简结构补偿器和全通多相型IIR滤波器组成,相较于传统FIR滤波器级联方案,能够以极低的阶数和硬件复杂度实现高倍抽取、极小的通带波纹和高水平的阻带衰减,同时具有近似线性相位特性。整体有效带宽为20 kHz,共完成128倍抽取。采用0.18 μm CMOS工艺完成ASIC设计,数字版图面积为0.37 mm2,功耗为125 μW,信噪比达到98.79 dB,有效位数为16 bit。与传统FIR结构抽取滤波器相比, 面积减小了60%, 功耗降低了20%。

    • 胡永菲,王忠焰,杨洋,杜宇彬,刘虹宏

      2022,52(4):562-565, DOI:

      Abstract:

      设计了一种标准CMOS工艺下抗总剂量辐射(TID)的带隙基准电压源。分析了传统结构在辐射环境下的固有缺陷。利用二极管正向导通电压受电流影响较小的特性,提高了带隙基准电压源的抗总剂量辐射能力。该基准电压源包含启动电路、基准核和自偏置电路。将基准电压源用于12位100 kS/s采样率A/D转换器的一个单元,进行了流片和测试。结果表明,经总剂量辐射试验后,该基准电压源的输出电压变化较小。在-55 ℃~125 ℃范围内,辐射前的温度系数为1.53×10-5/℃,辐射后的温度系数为1.71×10-5/℃。

    • 王熠炜,孙江,叶文霞,陈宁锴,雷新宇,县文琦

      2022,52(4):566-571, DOI:

      Abstract:

      在高压宽输入范围的芯片中,高压电源一般不直接作为带隙基准电路的电源。传统方案采用齐纳二极管加源随器将高压输入转换为低压电源,为带隙基准供电,然而低压电源波动过大,降低了带隙基准的PSRR。电源由反馈环路产生,可以提供高PSRR性能。文章提出了一种输入电压范围为5~65 V,通过闭环负反馈产生低压电源和1.2 V基准电压的带隙基准电路,适用于宽输入电压芯片,如Buck、电机驱动或模拟ASIC芯片。该带隙基准电路的电源是将自身产生的电流流经PMOS,由PMOS的VGS确定。因此低压电源不随输入电压变化,线性调整率极低。该电路由预处理电路、启动电路和带隙基准电路组成,采用负反馈稳压设计,不使用齐纳二极管,不引入额外的掩膜层,降低了电路成本。在CSMC 0.25 μm BCD工艺下,基准电压线性调整率低至0.000 091%,输入电压在5~65 V范围内基准变化小于1 μV,低频PSRR为-160 dB@100 Hz,温度系数为2.8×10-5/℃。

    • 雷郎成,罗雁心,刘虹宏,杜宇彬,高炜褀,张俊,吴秋霞,付东兵

      2022,52(4):572-576, DOI:

      Abstract:

      设计了一种14位乘法型D/A转换器。采用高3位温度计编码、低11位二进制编码的分段电流模R-2R电阻网络结构,规避了高分辨率二进制电流模R-2R电阻网络开关尺寸大、版图匹配难度大的缺点。基于混合信号CMOS工艺进行了流片,实测DNL在±0.5 LSB以内,INL在±0.8 LSB以内。该D/A转换器适用于工业控制、仪器仪表等领域。

    • 周晓丹,苏晨,刘涛,李曦,付东兵,李强

      2022,52(4):577-581, DOI:

      Abstract:

      基于0.18 μm CMOS工艺设计与实现了一种14位85 MS/s流水线型模数转换器(ADC)。采用多种低功耗设计技术来降低系统功耗和面积,包括无采样保持电路前端和运算放大器共享等技术。在无数字校准的条件下,在3.3 V电源电压、85 MHz的时钟频率和70 MHz正弦输入信号频率下,达到了67.9 dBFS的信噪比(SNR)以及82.2 dBFS的无杂散动态范围(SFDR)。该ADC功耗为322 mW,面积为0.6 mm2,适合用于需求低功耗ADC的通信系统中。

    • 王忠焰,胡永菲,髙炜祺

      2022,52(4):582-586, DOI:

      Abstract:

      基于0.6 μm高低压兼容CMOS工艺,设计并实现了一种四通道高压抗辐射电压输出型数模转换器(DAC)。采用R-2R梯形网络和高压折叠共源共栅运放作为缓冲输出,保证了DAC良好的单调性,提高了抗辐射能力。该DAC芯片尺寸为5.80 mm×3.70 mm。测试结果表明,在正负电源电压分别为±5 V时,DAC的输出范围达到-2.5~2.5 V,功耗为26.95 mW,DNL为0.41 LSB,INL为0.34 LSB,输出建立时间为6.5 μs,INL匹配度为0.11 LSB。

    • 雷郎成,王忠焰,詹勇,刘虹宏,胡永菲,杜宇彬,付东兵

      2022,52(4):587-596, DOI:

      Abstract:

      分析了流水线A/D转换器采样电容与反馈电容之间的增益失配,探究了运放有限增益与流水线残差输出及A/D转换器输出的关系,建立了精确的系统模型。通过建立14位流水线A/D转换器Verilog-A的行为级模型,在数字域对流水线A/D转换器输出数字码进行分段平移。在第一级级间增益误差达到±0.012 5时,校正前信噪比仅为62 dB,校正后信噪比提升到85 dB。提出的校正方法可有效补偿由流水线级间增益导致的数字输出不连续和线性度下降。

    • 徐鸣远,付东兵,朱璨,张磊,王妍,李梁

      2022,52(4):597-602, DOI:

      Abstract:

      基于4级级联折叠插值架构,提出了一种12位ADC。电路采用0.18 μm SiGe BiCMOS工艺设计。单核达到1.5 GS/s的转换速度,接口输出为2-lane LVDS,延迟时间小于7 ns。前端采样保持电路和折叠插值量化器采用纯双极设计,在不修调的情况下可达到12位量化精度。最后,给出版图设计要点和测试结果。

    • 李霄,李潇然,张浩,杨佳衡,张蕾

      2022,52(4):603-607, DOI:

      Abstract:

      基于180 nm CMOS工艺,设计了一种无残差放大的10位100 MS/s流水线与逐次逼近混合型ADC。采用两级流水线-逐次逼近混合型结构,第一级完成4位粗量化转换,第二级完成6位细量化转换。为了降低整体电路功耗,采用单调式电容控制切换方式,两级之间残差电压采用采样开关电荷共享方式实现。采用异步时序控制逻辑,进一步提升了能量利用率和转换速度。后仿真结果表明,在100 MS/s奈奎斯特采样率下,有效位数为9.39 bit,信噪失真比为58.34 dB,1.8 V电源电压下整体功耗为5.9 mW。

    • 张皓然,焦子豪,盛炜,章宇新,曹燕杰,陈旻琦

      2022,52(4):608-613, DOI:

      Abstract:

      采用0.5 μm BCD工艺,设计了一种16位分段式电阻型高精度DAC。根据集成电路工艺中电阻的一般失配特性,确定电阻型DAC采用“4+12”的分段结构,分别为高位温度计码结构和低位二进制码结构。整个电路中的电阻类型均采用高阻型电阻,减小了DAC开关结构中的失配,极大降低了整体功耗。电路结构紧凑,整体面积小,仅有2.397 6 mm2。结合后仿真结果,对版图进行合理调整,使电路具有较低的微分非线性(DNL),之后采用校正结构,进一步降低DNL。电路测试结果表明,输入数字信号为10 kHz的正弦波时,DAC的无杂散动态范围(SFDR)为57.72 dB,DNL为0.5 LSB,积分非线性(INL)为1 LSB,功耗为1.5 mW。

    • 动态综述
    • 单月晖,连潞文,高媛,赖凡

      2022,52(4):614-622, DOI:

      Abstract:

      氮化镓(GaN)是第三代半导体的典型代表,受到学术界和产业界的广泛关注,正在成为未来超越摩尔定律所依靠的重要技术之一。对于射频(RF)GaN技术,在电信和国防两大主要应用增长行业,尤其是军用领域对先进雷达和通信系统不断增加的需求,推动了RF GaN器件向更高频率、更大功率和更高可靠性发展。文章梳理了在该领域中GaN RF/微波HEMT、毫米波晶体管和单片微波集成电路(MMIC)、GaN器件空间应用可靠性和抗辐射加固等技术发展的脉络。在功率电子方面,对高效、绿色和智能化能源的需求拉动GaN功率电子、电源变换器向快速充电、高效和小型化方向发展。简述了应用于纯电动与混合动力电动汽车(EV/HEV)、工业制造、电信基础设施等场合的GaN功率器件的研发进展和商用情况。在数字计算特别是量子计算前沿,GaN是具有应用前景的技术之一。介绍了GaN计算和低温电子技术研究的几个亮点。总而言之,对GaN技术发展几大领域发展的最新趋势作了概括性描述,勾画出技术发展的粗略线条。

    • 刘逸群,张宏伟,戴风伟

      2022,52(4):623-634, DOI:

      Abstract:

      Cu/SiO2混合键合技术被认为是实现芯片三维集成和高密度电学互连的理想方案,但由于其需兼顾介质和金属两种材料的键合,目前鲜有自主开发且工艺简单、成本低廉的混合键合方案的报道。文章归纳了现有的晶圆级键合技术,包括直接键合、活化键合以及金属固液互扩散键合,分析了其应用于混合键合技术的可能性。进一步总结了近年来部分Cu/SiO2混合键合技术的研究进展,从原理上剖析该工艺得以实现的关键,为国内半导体行业占领此高端领域提供一定的参考。

    • 电路与系统设计
    • 唐蒙,于文婷,朱雨澄,孙丽露,华睿,王德波

      2022,52(4):635-639, DOI:

      Abstract:

      为了研究热电式MEMS微波功率传感器封装后的性能,提出了一种COB技术的封装方案。首先,采用有限元仿真软件HFSS仿真封装前后的微波特性;然后,基于GaAs MMIC技术对热电式MEMS微波功率传感器进行制备,并对制备好的芯片进行封装。最后,对封装前后传感器的微波特性及输出特性进行测试。实验结果表明,在8~12 GHz频率范围内,封装后回波损耗小于-10.50 dB,封装前的灵敏度为0.16 mV/mW@10 GHz,封装后的灵敏度为0.18 mV/mW@10 GHz。封装后的热电式微波功率传感器输出电压与输入功率仍有良好的线性度。该项研究对热电式MEMS微波功率传感器封装的研究具有一定的参考价值和指导意义。

    • 周佳成,薛至诚,王德波

      2022,52(4):640-645, DOI:

      Abstract:

      提出了一种2π弧度的直角螺旋悬臂梁结构的压电能量收集器。该设计一方面可以降低谐振频率,另一方面可以提高单位体积的能量收集效率。悬臂梁整体结构厚度为2 mm,宽度为6 mm,整体尺寸大小为22 mm×26 mm。当施加的激励为0.1g加速度时,仿真输出电压为1.95 V,测量输出电压为1.8 V,相对电压误差为7.7%;仿真谐振频率为269 Hz,测量谐振频率为265 Hz,相对频率误差为1.5%;理论输出功率为7.04 μW,测试输出功率最大为5.79 μW,相对功率误差为17.8%。该压电能量收集器适用于便携式微电子系统。

    • 陈灿,吕果,杨柳青,庞佑兵,马朝骥

      2022,52(4):646-650, DOI:

      Abstract:

      针对转速反馈电机控制系统中实际转速与期望转速存在偏差无法绝对消除,造成电机转过的角度误差会随时间累积的问题,提出了一种相位/转速混合控制结构。在转速环路基础上增加了相位环路,通过外部输入一个频率稳定的参考方波信号,由混合环路控制电机转速,达到期望值。同时控制电机转过的角度时刻,跟踪参考方波信号的相位,与其保持同步锁定,从而保证电机转过的角度误差不再随时间累积。具体分析了混合控制结构的设计原理,并通过搭建工程实物电机系统进行验证。在参考方波信号频率为100 Hz的情况下,系统达到的技术指标为:稳定时间≤2 s,稳态时转速精度为6 000±10 r/m,相位差≤±50 μs。

    • 南亚琪,雷鑫,范超,桂小琰

      2022,52(4):651-655, DOI:

      Abstract:

      设计了一种6 bit 6~18 GHz工作频段的宽带高精度有源移相器。片上集成了输入无源巴伦、逻辑编码器、RC多相滤波器、矢量合成单元、数控单元等。该移相器的设计采用55 nm CMOS工艺实现,芯片尺寸为1.29 mm×0.9 mm,移相器核心尺寸为1.02 mm×0.58 mm。后仿结果表明,在6~18 GHz频率范围内,增益误差RMS值小于1 dB,相位误差RMS值小于0.75°,输入回波损耗、输出回波损耗分别小于-8.5 dB、-8.9 dB,芯片总功耗为20.7 mW。该6 bit移相器的相对带宽为100%,覆盖C、X和Ku波段,适用于雷达探测等领域。

    • 常承,韦保林,韦雪明,侯伶俐,徐卫林

      2022,52(4):656-662, DOI:

      Abstract:

      针对SONTE OC-192、PCIE3.0、USB3.2等协议在串行时钟数据恢复时对抖动容限、环路稳定时间的要求,提出了一种环路带宽自适应调整、半速率相位插值的时钟数据恢复电路(CDR)。设计了自适应控制电路,能适时动态调整环路带宽,实现串行信号时钟恢复过程中环路的快速稳定,提高了时钟数据恢复电路抖动容限。增加了补偿型相位插值控制器,进一步降低了数据接收误码率。该CDR电路基于55 nm CMOS工艺设计,数据输入范围为8~11.5 Gbit/s。采用随机码PRBS31对CDR电路的仿真测试结果表明,稳定时间小于400 ns,输入抖动容限大于0.55UI@10 MHz,功耗小于23 mW。

    • 于文婷,唐姝婷,辛泽辉,王德波

      2022,52(4):663-667, DOI:

      Abstract:

      为了得到热电式MEMS微波功率传感器的三维温度分布和时间常数,建立了传感器的三维等效电路模型。首先根据热-电参数的等效关系和传感器的结构建立等效电路模型。接着,对等效电路的单元模块进行理论分析。最后,根据建立的三维等效电路模型研究传感器的温度分布和响应时间。传感器的灵敏度为0.076 mV/mW @10 GHz,时间常数为56.24 μs。测试结果表明,传感器的灵敏度为0.06 mV/mW @10 GHz,时间常数为85 μs。所建立的三维等效电路模型不但可以得到微波功率传感器的响应时间,而且可以准确地得到热量在衬底的耗散情况。因此,本研究对热电式MEMS微波功率传感器设计具有一定的参考价值。

    • 姚俊杰,张长春,张宇,张瑛,袁丰

      2022,52(4):668-674, DOI:

      Abstract:

      采用65 nm CMOS工艺,设计了一种宽带低相噪低杂散的Σ-Δ小数分频频率综合器。该频率综合器采用3个压控振荡器以及可编程分频链路实现宽带输出,每个压控振荡器采用自适应衬底偏置技术以减小PVT变化的影响。可编程分频器采用重定时单元同步输出,降低了分频器的相位噪声。自动频率校准模块采用一个可对压控振荡器直接计数的结构,缩短了频率锁定时间。Σ-Δ调制器中采用了陷波滤波结构,降低了高频量化噪声。后仿真结果表明,1.2 V电源电压下,该频率综合器可输出正交信号的频率范围为0.2~6 GHz,输出频率为3.762 5 GHz时,相位噪声为-113.59 dBc/Hz @1 MHz,参考杂散为-59.3 dBc,功耗为91 mW。

    • 臧仕平,许可敬,胡毅,杜鹏程,高鹰

      2022,52(4):675-680, DOI:

      Abstract:

      为保证智能电网中的数据安全,防止电力通信过程中的数据被篡改,安全芯片的应用必不可少,而RSA算法是安全芯片中应用最广泛的公钥算法之一。RSA算法复杂度高,硬件实现功耗较大,在设计的过程中常常无法完全兼顾性能、功耗、安全性等各个方面。文章设计了一种高性能、能抵抗常见侧信道攻击及EMA电磁攻击的高安全RSA协处理器。提出的随机存储模幂算法真伪运算结果的防护策略,增强了协处理器抵抗侧信道攻击、差分功耗攻击以及EMA电磁攻击的能力。通过两个层级的算法优化来提升协处理器性能,并通过结合CIOS平方算法和Karatsuba算法的改进的Montgomery模乘算法,使得1 024位带防护的RSA算法在UMC 55 nm工艺下的面积为4.8万门@30 MHz,功耗为4.62 mW@30 MHz,FPGA开发板上进行API测试的性能为709.3 kbit/s。

    • 朱浠文,姜庆,秦鹏,胥凯旋,张宇峰

      2022,52(4):681-688, DOI:

      Abstract:

      为了提高光伏电池的收集效率和环境适应性,提出了一种带有MPPT功能的高效率光伏电池升压转换器芯片。该电路系统包括新型四相高效电荷泵模块、扰动观察法MPPT控制电路模块、反馈控制模块、纳安级电流基准、检测电路模块等。该芯片采用0.35 μm BCD工艺设计、仿真并流片。芯片尺寸为3.15 mm×2.43 mm。测试结果表明,当光伏电池输出电压大于0.5 V时,升压转换器芯片输出电压提升到3Vin,电压转换效率可达99.4%。MPPT算法使输出功率提升8.53%。当输出负载电流为297 μA时,最宽输出PCE达到85.1%。该芯片实现了高效升压光伏电池输出电压的目标。

    • 肖力,金湘亮,杨健,黄诗诗

      2022,52(4):689-694, DOI:

      Abstract:

      当前忆阻器等效电路中的传统运算放大器存在功耗高、噪声大等问题。针对这些问题,基于简化差分对设计了两种极简化的运算放大器。通过电路仿真对两种简化运算放大器与传统运算放大器进行功耗与噪声仿真分析。结果表明,与三种传统运算放大器相比,该简化运算放大器的功耗最低,抗噪声性能最优。运算放大器的总功耗为15 mW,等效输出噪声电压为11.55 nV·Hz-1/2,噪声系数为35.873 dB。基于两种简化运算放大器,设计了一种二阶荷控忆阻器等效电路。通过理论分析、电路仿真和硬件电路板基实验,对该等效电路的忆阻特性进行了分析与验证。

    • 张玉兴,龚国虎,何志刚

      2022,52(4):695-699, DOI:

      Abstract:

      针对超声扫描用于LTCC滤波器微分层检测的可行性开展研究。首先通过理论计算证实,在参考频率下滤波器内部微分层缺陷对超声波有极高的反射率,对实际检测过程中的分辨力要求进行了说明。其次对滤波器开展超声实测,给出具体可行的检测程序,依据检测结果对缺陷信息进行了判别。然后制取样品剖面,根据获取的缺陷信息定位缺陷。最后,利用FIB刻蚀技术对检测结果进行验证,证实了滤波器微分层超声检测的可行性。

    • 李豪,熊平,杨世红,王晓婧,耿莉,李丹

      2022,52(4):700-705, DOI:

      Abstract:

      提出了一种用于高侧开关的短路限流及保护电路。电路采用二级保护的方式,当短路检测电压不为零且低于参考电压时,限制栅源电压,对电路限流;当短路检测电压高于参考电压时,则延时一段时间后关断功率管。芯片采用0.18 μm 100 V BCD工艺流片。测试结果表明,在先工作后短路和先短路后工作两种情况下,功率管均处于正常工作状态。电路工作电压范围为4~80 V,短路延时时间约200 μs,输出最大可持续电流可达80 A。

    • 半导体器件与工艺
    • 黄柯月,吴中华,周淼,陈伟中,王钊,周锌

      2022,52(4):706-710, DOI:

      Abstract:

      对高压SOI pLDMOS器件总剂量辐射效应进行了研究。分析了不同偏置条件下器件击穿电压的退化机理,并使用TCAD在不同氧化层界面引入固定陷阱电荷,仿真了电离辐射总剂量效应。结果表明,总剂量辐射在FOX和BOX引入辐射陷阱电荷QBOX和QFOX。QFOX增加了漏极附近横向电场,降低了埋氧层电场,使击穿位置由体内转到表面,导致击穿电压退化。QBOX降低了埋氧层电场,降低了埋氧层压降,导致击穿电压退化。

    全选
    显示模式:: |
    2022年第52卷第4期
    全选
    显示模式: |
    • 防SOD-323型双端器件焊点开裂应用技术研究

      姜冬怡, 张纯亚, 黄吉

      Abstract:

      针对某电源模块产品中的SOD-323型双端器件在环境试验中出现焊点开裂的失效问题,对其焊点开裂机理进行研究。结合三防漆的温度特性,对其进行仿真和多种条件下的应力试验摸底。根据试验结果,提出了针对SOD-323型双端器件焊点开裂的应用解决方案。

      • 1
    全选
    显示模式:: |
    2022年第52卷第4期
      电路与系统设计
    • 彭宣霖, 李航标, 陈剑洛, 王新宇, 付松林, 罗萍

      2014(5):601-605, DOI:

      Abstract:

      提出了一种应用于最小能量追踪系统的改进型高速低功耗动态比较器。通过在锁存比较器中引入额外的正反馈,使得动态比较器具有响应速度更快、功耗更小的优点,同时电路规模与版图面积基本保持不变。基于65 nm CMOS工艺的HSPICE仿真显示,所提出的动态比较器在输入电压差为1 mV时,传输延迟仅为1.82 ns,较未改进之前的3.57 ns,传输延迟大幅度减小。

    • 邓扬扬, 冯全源, 杨林才

      2014(5):592-596, DOI:

      Abstract:

      提出了一种高压Buck转换器自举供电电路。该电路直接由芯片外部电源对自举电容充电,具有快速响应和大驱动电流等特点,满足大尺寸N型功率开关管的驱动要求。本设计适用于具有轻载高效模式的高压Buck转换器,在高端和低端开关管不工作时,能较好地对自举电容充电,解决了传统自举电路在低端管不工作时,无法稳定调节自举电压的问题。采用0.25 μm UMC工艺库仿真,结果显示,只需满足输入电压要求,即使低端开关管不工作,且负载具有较高电压时,该电路也能将自举电压维持在3.6 V以上,提高了转换器的可靠性。

    • 夏婷婷, 贺雅娟, 甄少伟, 甘武兵

      2014(5):597-600, DOI:

      Abstract:

      随着工艺技术的进步,基于CMOS工艺的全数字时间数字转换器(TDC)受到了广泛关注,在测量、测距、计量等领域得到了广泛应用。提出了一种具有自校准算法、结构简单、测量精度稳定的全数字TDC设计方案。可通过专用全数字集成电路设计流程进行快速设计并实现,电路具有面积小、功耗低、成本低、可移植性强等优点。使用Verilog HDL语言进行RTL级描述,运用Design Compiler进行综合,产生门级网表,通过VCS和Hspice进行仿真验证。应用自校准算法后,与现有的TDC设计方法相比,电路的INL得到了明显提高,满足大量程、稳定精度的测量要求。

    • 赵宁, 宋奎鑫, 童伟

      2014(5):634-639, DOI:

      Abstract:

      设计了一种快速瞬态响应LDO。采用缓冲级结构的增强电路,使功率器件在负载瞬态变化时,栅极能够及时响应,从而避免了较大的电压上冲与下冲。加入缓冲级电路以后,系统的稳定性变差,采用密勒补偿和前馈补偿对其进行频率补偿,增加系统的相位裕度,使系统稳定。采用CSMC 0.5 μm工艺,利用Cadence工具完成了整体电路的设计、前仿真、物理版图设计和后仿真,并进行了流片。测试结果表明,设计的LDO输出电压为2.5 V,负载电流在10 mA和300 mA之间变化时,电压最大变化48 mV,响应时间为12.4 μs。

    • 余海生

      2014(5):629-633, DOI:

      Abstract:

      具有时序控制的开关电源正在毫米波系统中得到广泛应用。分析了时序控制的基本原理,对影响电源时序控制的各种因素进行了探讨,对现有的时序控制方案进行了分析,提出了开关电源时序控制的基本方法。基于以上方法,较全面地评估了时序控制电路的上电时序控制、掉电时序控制以及短路或过流保护控制。最后采用该方案设计了一个实验电路,仿真和实验电路测试结果表明,分析设计满足要求。

    • 刘亚泽, 张万荣, 金冬月, 谢红云, 陈吉添, 黄鑫, 刘硕, 赵馨仪

      2017,47(3):341-346, DOI:

      Abstract:

      提出了一种增益高且增益可调谐的1~3 GHz宽带低噪声放大器(HTG-LNA)。在输入级,采用带有RC串联负反馈的共基-共射电流镜结构,实现了良好的输入匹配,并提高了电路的稳定性;在中间级,采用以有源电感作为负载的共基-共射达林顿电路结构,在保证宽带的同时实现了较高的增益与增益的可调谐;在输出级,采用带有电流镜的射极跟随器结构,获得了较大的输出功率和良好的输出匹配。基于稳懋0.2 μm GaAs HBT工艺进行验证,结果表明,该HTG-LNA的电压增益大于37 dB,最高可达50.7 dB;功率增益大于37.4 dB,最高可达51 dB;最大增益可调谐幅度为2.2 dB;输入回波损耗小于-7.11 dB;输出回波损耗小于-11.97 dB;噪声系数小于3.23 dB;稳定因子大于5.61;在5 V工作电压下,静态功耗小于65 mW。

    • 郭玮, 冯全源, 庄圣贤

      2017,47(4):495-498, 504, DOI:

      Abstract:

      针对恒定导通时间(COT)控制架构Buck变换器的开关频率随输入与输出电压变化较大的问题,在COT架构的基础上,引入输入电压前馈,使开关管导通时间与输入电压成反比,同时引入输出电压反馈,使开关管导通时间与输出电压成正比,从而使系统开关频率保持恒定,简化了输出滤波器的设计,减小了电磁干扰。Hspice软件仿真结果表明,导通时间随输入与输出电压的变化而变化,开关频率基本保持恒定。采用此结构的Buck变换器具有极佳的瞬态响应性能。

    • 吴唱, 王菡, 胡刚毅, 苏丹, 杨皓元, 罗凯, 王川

      2014(5):640-643, DOI:

      Abstract:

      通过对传统LDO频率补偿电路的极点、零点进行分析,提出一种新型动态补偿技术,显著改善了电路的性能指标。采用0.6 μm BiCMOS工艺模型进行仿真,结果表明,当负载电流由1 mA变化至300 mA时,非主极点能跟随负载电流的增加向高频移动,系统环路单位增益带宽在195~555 kHz之间,相位裕度保持在50°以上,保证了LDO在全负载范围内均能稳定工作。

    • 动态综述
    • 刘沛, 王健安, 赖凡

      2018,48(5):663-666, DOI:

      Abstract:

      目前,美国仍然占据世界国防军事微电子科学技术的主导地位,是军用微电子发展战略思想的引领者。长期以来,美国国防高级研究计划局(DARPA)策划并成功组织实施了许多先进军用集成电路发展项目。射频集成电路(RFIC)是实现通信、雷达、电子战系统的关键器件,是DARPA大力发展的重要技术之一。通过分析DARPA军用RFIC系列项目的现状和未来发展规划,提出了高速、高频、宽带、智能化的RFIC技术发展趋势。

    • 半导体器件与工艺
    • 罗俊, 郝跃

      2019,49(1):119-124, DOI:

      Abstract:

      为提高器件的阈值电压,提出了一种带电介质/P-AlGaN叠栅结构的增强型AlGaN/GaN HEMT。分析了器件阈值电压提高的机理,优化了电介质的介电常数和厚度。结果表明,该增强型AlGaN/GaN HEMT的阈值电压高达8.6 V。这个很高的阈值电压值能满足功率电子系统的安全性需要。

    • 电路与系统设计
    • 高笛, 张家豪, 明鑫, 甄少伟, 陈萍, 张波

      2018,48(1):82-87, DOI:

      Abstract:

      设计了一种快速瞬态响应的无片外电容型LDO。采用高增益高带宽的超级跨导结构(STC)的误差放大器,利用动态偏置技术与电容耦合技术,极大地增强了摆率。引入额外的快速响应环路,进一步提升了瞬态响应速度。基于0.18 μm CMOS工艺进行设计。结果表明,该LDO的最低供电电压为1 V,漏失电压仅为200 mV,可提供最大100 mA的负载电流,能在最大输出电容为100 pF、最低负载为50 μA的条件下保证电路稳定。负载电流在0.5 μs内由50 μA跳变至100 mA时,LDO输出导致的过冲电压和下冲电压分别为200 mV和306 mV。

    • 动态与综述
    • 朱进宇,闫峥,苑乔,张少真

      2020,50(2):219-226, DOI:

      Abstract:

      目前,最先进的CMOS工艺逐渐逼近单原子尺度,单纯靠工艺进步来推动发展的时代即将结束,集成电路发展将进入“后摩尔时代”。在“后摩尔时代”,集成电路的发展不会随着“摩尔定律”失效而终结,相反,以应用为导向的需求将使集成电路呈现出更加旺盛的发展活力。在边缘计算、人工智能、5G/物联网等应用需求快速兴起的背景下,从集成电路涉及的材料、器件、工艺、设计、封装、新理论及方法学等方面,详细介绍了“后摩尔时代”集成电路最新进展,分析其发展趋势。最后,简要介绍了未来可能对集成电路当前技术路线产生颠覆性影响的二维器件、量子计算等前沿领域的进展,并进行了展望。

    • 电路与系统设计
    • 刘虹, 庞佑兵, 何开全, 李科

      2014(5):647-650, DOI:

      Abstract:

      提出一种实用的基于软件和硬件相结合的晶振频率微调方法。该方法能够对晶振输出频率进行精确调节,实现对系统晶振频率的在线校准,无需拆卸系统硬件,能够极大地提高频率校准的效率。该方法的频率校准精度较高,由校准软件和硬件带来的误差可低至1.5×10-13,能够满足大部分通信系统的使用要求,可广泛用于通信、雷达、频率合成器等领域。

    • 陈剑洛, 罗萍, 耿煜

      2014(5):644-646,650, DOI:

      Abstract:

      提出了一种用于DC-DC的双模控制功率管分段驱动电路。该电路通过检测负载电流的变化,优化功率管大小,从而提高转换效率;提出根据负载电流大小自动切换至PSM控制模式的解决方案,进一步提高极轻负载下的效率。电路基于标准0.13 μm CMOS工艺进行设计与仿真,仿真结果表明,与传统不分段DC-DC变换器相比,提出的双模控制分段驱动电路在15 mA负载时效率提升5.3%。

    • 李成, 赵野, 苗林, 杨林

      2019,49(5):643-647, DOI:

      Abstract:

      提出了一种高效率、具有较大电流驱动能力的负压电荷泵。该电荷泵采用三阱CMOS工艺,通过减小寄生电容和传输晶体管的导通电阻,消除了阈值电压损失和NMOS传输晶体管体效应,提高了电荷泵的每级增益。基于0.32 μm CMOS工艺对电荷泵进行了仿真验证。结果表明,相比传统负压电荷泵,该新型负压电荷泵具有较高的输出效率,最大输出效率可达82%。

    • 马庆培, 张长春, 陈德媛, 郭宇锋, 刘蕾蕾

      2014(5):651-655,660, DOI:

      Abstract:

      采用0.18 μm CMOS工艺,设计了一种连续速率时钟与数据恢复(CDR)电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积。多频带环形压控振荡器不但调谐范围很宽,而且引入到环路中的调谐增益较低,解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的电荷泵减小了各种非理想因素的影响。仿真结果表明,该CDR电路版图尺寸为265 μm×786 μm,功能正常,且能恢复622~3 125 Mb/s之间的伪随机数据;在1.8 V电源电压下,输入伪随机速率为3 125 Mb/s时,功耗为100.8 mW,恢复出的数据和时钟的抖动峰峰值分别为5.38 ps和4.81 ps。

    • 姬晶, 刘树林

      2014(5):610-614,619, DOI:

      Abstract:

      设计了一种基准电压源电路。在分析传统带隙基准结构的基础上,该电路不采用运放结构,避免了运放失调电压对基准源的影响,并加入内部正、负反馈回路,对基准绝对数值进行补偿。仿真结果表明,当温度在-40 ℃~140 ℃之间变化时,该电路输出电压的温度系数小于1.622×10-5 /℃,电源抑制比高达98 dB,符合设计要求。

    • 韩晓波, 罗萍, 寇武杰, 胡永贵, 王育新

      2017,47(3):379-382, 387, DOI:

      Abstract:

      开关电源需要适应不同开关频率的要求。作为保证电流模DC-DC变换器环路稳定的重要部分,斜坡补偿电路也需要满足这一要求。基于峰值电流模控制(PCMC)的降压型DC-DC变换器,阐述了斜坡补偿的原理和多种斜坡补偿方案,设计了能够自适应开关频率的二次斜坡补偿电路。在0.35 μm BCD工艺下,对不同工作频率下的斜坡补偿电路和整体电源电路进行了仿真验证。结果表明,在全频率范围内没有出现次谐波振荡和过补偿现象,电路工作稳定。该斜坡补偿电路适用于开关频率可调的开关电源领域。

    • 尹勇生, 赵鹏程, 邓红辉, 储松

      2017,47(3):367-371, DOI:

      Abstract:

      在高频信号传输过程中,为避免阻抗不匹配所带来的信号完整性问题,设计了一种适用于高频信号传输的阻抗匹配自校准电路。利用二分查找法快速检测需要并联的不同权重的电阻,根据比较器的比较结果决定是否并入,以达到预期修调阻值的目的。增加了电感器件,以减小外界高频信号的干扰,同时屏蔽输入级的寄生电容。校准完成后,对校准电路进行断电,以节省整体电路功耗。相比于传统简单的并串联电阻修调架构,该结构适用于高频信号的传输,校准精度高,信号传输性能好。采用TSMC 0.18 μm标准CMOS工艺进行设计,电源电压为1.8 V。仿真结果表明,可实现的最大修调电阻值为98.43 Ω,相比预期的100 Ω阻值,偏差仅为1.57%。对增加电感前后的电路整体性能进行对比,增加电感后,有效减小了信号反射能量,保障了信号的完整性传输。

    • 聂丹萍, 刘柳, 郭东君, 石春琦, 张润曦

      2014(5):620-623,628, DOI:

      Abstract:

      采用0.13 μm RF CMOS工艺,设计了一款可应用于EoC收发芯片的三频段上混频器,通过改变接入并联LC负载谐振网络中电容的值,使电路分别工作在1.2 GHz,2 GHz,2.4 GHz频段。在3.3 V电源电压下,1.2 GHz,2 GHz,2.4 GHz频段上,总电流为35.1 mA;单边带(SSB)电压转换增益分别为3.77 dB,4.97 dB,4.78 dB;输出1 dB压缩点分别为-0.22 dBm,0.78 dBm,0.5 dBm;噪声系数分别为5.13 dB,5.76 dB,6.67 dB。通过控制输入跨导级的偏置实现混频器的开启和关断,上混频器的开启时间为200 ns,关断时间小于100 ns。

    扫码关注


    主管单位:中国电子科技集团公司

    主办单位:中国电子科技集团公司第二十四研究所(四川固体电路研究所)

    主编:付晓君

    执行主编:武俊齐

    地址:重庆市南岸区南坪花园路14号24所

    邮编:400060

    电话:023-62834360

    邮箱:wdzx@sisc.com.cn; wdzx128@sina.com

    国内统一刊号:CN 50-1090/TN

    国际标准刊号:ISSN 1004-3365

    • 浏览排行
    • 引用排行
    • 下载排行
    按检索
    检索词