• 《微电子学》微信公众号开通啦!快来关注吧!
  • 《微电子学》创刊五十周年纪念活动成功举办语
  • 当期目录
  • 优先出版
  • 最新录用
  • 下载排行
  • 过刊浏览
    全选
    显示模式:: |
    2023年第53卷第1期
      电路与系统设计
    • 李海鸥,余新洁,陈永和,傅涛,谢仕锋,张卫,尹怡辉,曾丽珍

      2023,53(1):1-7, DOI:

      Abstract:

      采用SANAN公司的0.25 μm E-Mode pHEMT工艺,基于ADS仿真,设计了一款工作频率为2.0~4.2 GHz的两级级联的宽带LNA芯片。芯片采用电阻偏压的方式,实现了3.3 V单电源供电。同时,设计了一种改进型的RLC并联负反馈结构,实现了宽带匹配。仿真结果表明,该LNA在2.0~4.2 GHz频段内,最大增益为30.9 dB,增益平坦度为±0.6 dB左右,输入回波损耗小于-9 dB,输出回波损耗小于-12 dB;噪声系数为(1.2±0.14) dB;系统稳定性因子K在全频带内大于2.8;芯片面积为0.78 mm×2.2 mm。

    • 陈杰浩,郭志弘,胡浩

      2023,53(1):8-13, DOI:

      Abstract:

      基于华虹0.18 μm BCD工艺,设计了一种具有高PSRR的分段温度补偿带隙基准。电路采用5 V电源进行供电,基准输出电压为1.256 V。仿真结果表明,在-45~125 ℃的温度范围内,TT工艺角下,传统结构的温漂系数只能达到2.048×10-5/℃。采用新型分段温度补偿的带隙基准的温漂系数为3.631×10-6/℃,相比传统结构,温度系数降低了82.3%。静态功耗为220 μW。PSRR在低频可达到-102 dB,在350 kHz处有最差PSRR,但仍有-30 dB。该带隙基准适用于高精度、大电流开关电源的模拟集成电路。

    • 张伟哲,刘博,段文娟,孟庆端

      2023,53(1):14-18, DOI:

      Abstract:

      提出了一种基于TSMC 40 nm/0.9 V CMOS工艺设计的适用于音频范围的低功耗高性能栅压自举采样开关电路。通过PMOS晶体管的衬底和漏极相连接代替了时钟放大模块,极大降低了电路整体的功耗。在输入端增加了一个NMOS晶体管,随着开关时钟的开启/关闭,通过抑制核心采样晶体管的体效应,可以有效提高开关线性度。鉴于音频信号的范围,选用频率为19.53 kHz、幅值为0.3 V的正弦波信号进行10 MHz采样频率的高速采样仿真,与传统结构相比,有效位数(ENOB)、信噪比(SNR)、无杂散动态范围(SFDR)和总谐波失真(THD)四项性能指标分别提升了5.5%、3.7%、13.8%和5.4%,并且功耗降低了36.8%。

    • 黄京,尚涛,左永浩,左自辉

      2023,53(1):19-24, DOI:

      Abstract:

      在分析研究整数阶忆容器模型和分数阶忆容器模型的基础上,提出了一种具有两个分数阶阶次的忆容器模型,并对其相关特性进行了分析。将此模型应用于有源低通滤波电路中,仿真分析了含有分数阶忆容器的有源低通滤波电路的时域和频域特性。实验结果表明,与整数阶忆容器模型相比,提出的分数阶忆容器模型可以通过改变分数阶阶次来调整低通滤波电路的截止频率,进而改变低通滤波电路的滤波效果。

    • 赵乙蔷,张有润,康仕杰,章登福,甄少伟,张波,张佳宁

      2023,53(1):25-30, DOI:

      Abstract:

      设计了一种基于0.18 μm BCD工艺的全差分TIA电路和光隔离IGBT驱动系统。分析了共模瞬态干扰对光隔离驱动系统的影响,提出了一种可以提高共模瞬态抗扰度(CMTI)的全差分TIA结构。TIA的差分输入端分别接一个遮光的PD和一个透光的PD,TIA的差分输出端做电平比较。只有一个TIA的输入能够接收光信号,产生差分增益,但是共模瞬态在隔离层的干扰却能耦合到TIA的两个输入端,因此共模瞬态的干扰作用将会被差分电路的共模抑制比(CMRR)减弱。且加入了窄脉冲滤波电路可滤掉共模瞬态干扰引起的短脉冲误差信号,进一步提高CMTI。所设计的TIA电路的仿真结果显示,CMRR达到105.4 dB,CMTI可以达到325 kV/μs。

    • 田文文,李娜

      2023,53(1):31-35, DOI:

      Abstract:

      设计了一种基于平均电压反馈技术的片上高精度全集成张弛振荡器,所设计的振荡器克服了传统张弛振荡器对比较器延迟、器件老化和电流源噪声等敏感的问题。此外,还设计了一种一次性自动频率校正电路,可使振荡器在外部参考时钟的辅助下,自动完成输出频率的高精度校准。采用UMC 40 nm CMOS工艺,实现了50 MHz高精度全集成张弛振荡器,并完成了振荡器的版图和后仿真。振荡器的版图面积为181 μm×218 μm。后仿真结果表明,所设计振荡器能在不同工艺角下将输出频率自动校准到50 MHz,且在供电电压从2.2 V到3.6 V、温度从-40 ℃到125 ℃的变化下,输出频率误差仅为±0.47%。典型工艺角下,振荡器功耗为200 μW。

    • 王燕捷,梁华国,孙克仲,姚亮,蒋翠云,易茂祥,鲁迎春

      2023,53(1):36-43, DOI:

      Abstract:

      在信息爆炸时代,信息的安全问题受到了广泛关注。在物联网设备的加密协议中,物理不可克隆函数(PUF)与真随机数发生器成为加密协议中基本的安全原语,提供了轻量级的解决方案。文章提出了一种熵源分离模型,能够分离环形振荡器中抖动(真随机数发生器的熵)和工艺偏差(PUF熵)引起的延时。基于该模型,在FPGA上设计了一种可重构的双工作模式电路,通过改变模式可分别生成PUF和真随机数。相较于FPGA上独立设计的PUF和真随机数发生器,该结构具有资源开销小、面积利用率高、功耗低等优势。实验结果表明,生成的PUF稳定性高、唯一性强、均匀性好;真随机数序列均通过了NIST测试,具有高随机性和不可预测性。

    • 袁宇杰,韦保林,韦雪明,徐卫林,段吉海

      2023,53(1):44-49, DOI:

      Abstract:

      为满足微小能量收集系统的低电压、低功耗应用需求,设计了一种低温度系数的低功耗、小面积的张弛振荡器。使用自偏置Cascode复合晶体管结构分别代替传统倍增电流偏置电路中的大电阻和振荡器核心电路中在比较器输入端生成电压参考的大电阻,实现低功耗,同时达到减小电路面积,提高集成度的目的。采用0.18 μm CMOS工艺进行设计,仿真结果表明,该振荡器可在0.8~1.2 V的电源电压下正常工作,在工作频率为2.2 kHz时,功耗为30 nW,工作频率的温度系数TC可达1.03×10-4/℃,芯片面积相对于同类电路至少减小了70 %。

    • 赵文飞,王永禄,陈刚

      2023,53(1):50-54, DOI:

      Abstract:

      基于JESD204C协议,设计了一种适用于64B/66B链路层的并行FEC译码器。该电路采用64位并行处理方案,降低了电路对时钟频率的要求。针对协议使用的缩短(2074,2048)二进制循环码,设计了快速旋转电路,降低了电路设计的复杂度。使用Modelsim软件完成了功能验证,结果表明,译码器能够完成数据收发、纠错和报错等功能。采用了TSMC 65 nm标准数字工艺库,在Design Compiler平台上完成了逻辑综合,报告显示,译码器电路工作频率为500 MHz时,时间裕度为0.10 ns,单通道数据处理速度可达32 Gbit/s。

    • 张永瑜,叶自凯,石佳伟,秦尧,明鑫,王卓,张波

      2023,53(1):55-60, DOI:

      Abstract:

      设计了一种基于全集成GaN工艺平台,具有抗负压、抗共模噪声的电平位移电路。相较于传统的电平位移电路,通过电路设计将驱动部分的低电压域同高侧部分电路的低电压域保持一致,实现了抗负压的功能。除此之外,针对半桥驱动开关节点的抬升、下降引起内部电容充放电并导致信号逻辑错误的问题,对高侧部分电路进行设计,实现了抗共模噪声的能力。在200 V GaN工艺下,电平位移电路将0~6 V的输入信号转换至200~206 V。仿真结果表明,该电平位移电路的上升传输延时为4.74 ns,下降传输延时为4.11 ns,抗开关节点负压为-4 V,具有100 V/ns共模噪声抑制能力。

    • 程昊,尹勇生,杨文杰,孟煦

      2023,53(1):61-69, DOI:

      Abstract:

      调频连续波(FMCW)雷达常用于测量多个目标的距离和速度,被广泛用于自动驾驶场景中。FMCW雷达产生的线性调频波称为啁啾(Chirp),通常由锁相环(PLL)电路产生。由于带宽有限,传统锯齿啁啾下降时间过长,降低了雷达性能。文章提出了一种基于分段电流电荷泵的快速啁啾发生器设计方案。调频阶段采用最佳电荷泵电流,即最优环路带宽,可保证啁啾的线性度。啁啾下降阶段使用更大的电流,可缩短下降时间。仿真结果表明,啁啾发生器频率输出范围为19.25~20.25 GHz,1.2 V电压下整体功耗为31.8 mW。PLL带宽为1.5 MHz时,锯齿形啁啾下降的最大调制速率为454 MHz/μs。与恒定电荷泵电流方式相比,下降时间缩短了80%。

    • 黄茂航,王梓霖,贺雅娟

      2023,53(1):70-74, DOI:

      Abstract:

      提出了一种面向可容错应用的低功耗SRAM架构。通过对输入数据进行预编码,提出的SRAM架构实现了以较小的精度损失降低SRAM电路功耗。设计了一种单端的8管SRAM单元。该8管单元采用读缓冲结构,提升了读稳定性。采用打破反馈环技术,提升了写能力。以该8管单元作为存储单元的近似SRAM电路能够在超低压下稳定工作。在40 nm CMOS工艺下对电路进行仿真。结果表明,该8管单元具有良好的稳定性和极低的功耗。因此,以该8管单元作为存储单元的近似SRAM电路具有非常低的功耗。在0.5 V电源电压和相同工作频率下,该近似SRAM电路的功耗比采用传统6管单元的SRAM电路功耗降低了59.86%。

    • 周景,张玮琦,张露苗,张章

      2023,53(1):75-80, DOI:

      Abstract:

      基于FPGA的可重构性,提出了一种基于数字电路的二值忆阻器仿真器。与模拟电路忆阻器仿真器相比,所提出基于数字电路的忆阻器仿真器易于重新配置,与它所基于的数学模型表现出很好的匹配性,符合忆阻器仿真器所有要求的特点。实现了基于该仿真器的与门、或门、加法器及三人表决器。使用Altera Quartus II和ModelSim工具对仿真器功能和基于该仿真器实现的逻辑电路进行验证。给出所有设计电路的原理图、仿真结果和FPGA资源消耗。仿真结果表明,该二值忆阻器仿真器相比其他数字电路忆阻器仿真器具有更少的硬件资源消耗,更适合用于大规模忆阻器阵列研究。

    • 郑立博,解昊炜,郭宇锋,刘轶

      2023,53(1):81-88, DOI:

      Abstract:

      基于广义时间常数和传递常数法,提出了一种新颖的快速电路分析方法,同时系统总结归纳了传递函数分子分母所有项的系数及其特征方程的根-零极点的推导。该方法的优势有:1) 无需复杂计算,可快速分析出系统传递函数及零极点,且精确性有保证;2) 分析具备直观性,可指出电路中限制系统带宽的关键因素,方便进行电路拓扑修改;3) 求解精度可依据需求而定。

    • 邓涵,韦雪明,尹仁川,熊晓惠,蒋丽,侯伶俐

      2023,53(1):89-94, DOI:

      Abstract:

      为满足不同速率的串行收发数据采样需求,基于可重构电荷泵阵列设计了一种低抖动宽带锁相环时钟。根据锁相环倍频系数,自适应匹配电荷泵阵列输出电流,实现了较宽频率变换的低抖动输出时钟。锁相环时钟采用40 nm CMOS工艺设计,面积为367.227*569.344 μm2。测试结果表明,锁相环调谐范围为1~4 GHz,输出时钟均方根抖动为3.01 ps@1.25 GHz和3.98 ps@4 GHz,峰峰值抖动小于0.1UI。

    • 刘志强,董杰,马治强,朱思慧,徐跃

      2023,53(1):95-101, DOI:

      Abstract:

      提出了一种新颖的两级相关双采样(CDS)电路,用于消除基于时间幅度转换器(TAC)结构的高密度光子飞行时间(TOF)阵列探测器的固定模式噪声(FPN)。相比于传统的全差分电路,该电路的结构更加简单,每一级仅使用两个开关管和一个采样电容。电路采用SMIC 0.18 μm标准CMOS工艺制造,面积仅为40 μm×35 μm,静态功耗仅为301 μW。测试结果表明,所提出的两级CDS电路具有99.98%的高线性度,在1.8 V电源下实现了0.9 V的宽输出摆幅,FPN总量减少了54%以上。提出的CDS方案可以有效消除阵列的像素级和列级的FPN,非常适用于基于TAC的高密度TOF阵列探测器。

    • 杨遮,白雪飞,李骁,段宗明

      2023,53(1):102-108, DOI:

      Abstract:

      为了改善波束成形质量,基于相控阵芯片幅度和相位校准系统,提出了一种校准算法。在计算出每个状态的误差后,只需要遍历一次所有相控阵芯片的状态,就可以筛选出目标状态,生成查找表。筛选时,对每个状态的幅度误差、相位误差和使用CORDIC计算出的所有目标状态的RMS误差进行约束,可以使相控阵芯片实现误差(RMS)小于2°的6位移相(360°)和误差(RMS)小于0.3 dB的6位衰减(32 dB)。与穷举搜索和逐次逼近的方式相比,提出的校准算法节省了LUT的生成时间。根据此算法,使用65 nm CMOS工艺设计了一个自校准芯片,面积为584 613.16 μm2

    • 模型与算法
    • 屈展,李康,刘鸿瑾,张绍林,李宾,周游,史江义,祁仲冬

      2023,53(1):109-114, DOI:

      Abstract:

      随着工艺节点的缩小,集成电路规模的增加,集成电路设计过程中逻辑等价性检查在确保设计功能正确性方面起着重要作用。文章研究了组合电路逻辑等价性检查技术,针对该领域常用的DPLL和CDCL算法存在的问题,提出了一种基于蒙特卡洛树搜索的改进算法。通过对ISCAS85测试集的一个子集的实验,证实该算法对CDCL算法有一定的改进,应用于组合电路等价性检查的平均运行时间减少了20%。

    • 动态综述
    • 赵科,李茂松

      2023,53(1):115-120, DOI:

      Abstract:

      在人工智能、航空航天、国防武器装备电子系统小型化、模块化、智能化需求驱动下,系统级封装设计及关键工艺技术取得了革命性突破。新型的系统封装方法可把不同功能器件集成在一起,并实现了相互间高速通讯功能。封装工艺与晶圆制造工艺的全面融合,使封装可靠性、封装效率得到极大的提升,封装寄生效应得到有效抑制。文章概述了微系统封装结构及类型,阐述了高可靠晶圆级芯片封装(WLP)、倒装焊封装(BGA)、系统级封装(SIP)、三维叠层封装、TSV通孔结构的实现原理、关键工艺技术及发展趋势。

    • 半导体器件与工艺
    • 李涛,冯保才,刘型志,王晓飞,赵羡龙

      2023,53(1):121-127, DOI:

      Abstract:

      提出了一种采用肖特基漏极(SD)与场板相结合、实现硅基垂直MOSFET器件反向阻断应用的技术。基于该技术,采用二维仿真提出并研究了两种新型垂直MOSFET器件,即带有垂直场板(VFP)的SD-VFP-MOS器件和带有倾斜场板(SFP)的SD-SFP-MOS器件。相比采用肖特基漏极的MOSFET (SD-MOS)和采用超结和肖特基漏极的MOSFET(SD-SJ-MOS),所提出的SD-VFP -MOS,尤其是SD-SFP-MOS,反向击穿电压有显著提高,且几乎不影响导通特性。开展了器件的开态电流密度、关态电势分布、关态电流密度和电场分布分析,揭示了VFP和SFP提高器件反向阻断能力的内在机理。详细讨论了场板结构参数对器件反向击穿电压和场板效率的影响,研究结果对于SD-VFP-MOS和SD-SFP-MOS的设计具有重要意义。

    • 史泽民,高旭东,吴倩楠,李孟委

      2023,53(1):128-133, DOI:

      Abstract:

      为了有效解决相控阵雷达/天线瞬时带宽小、孔径效应严重、功耗大等问题,将射频MEMS开关引入实时可调延时器结构中,设计了一种基于射频MEMS开关的实时可调延时器。通过MEMS双掷开关选择具有不同电长度的延时路径,在DC~20 GHz内实现了5位的射频信号延时。利用HFSS三维电磁仿真软件对延时单元的几何参数进行仿真优化,得到5个可切换延时状态的延时量,分别为64.76 ps,101.46 ps,137.97 ps,174.61 ps,210.98 ps,延时步进为36.5 ps,整体面积约为5 mm2。与其他实时可调延时器相比,该实时可调延时器具有多可控位数、大延时带宽积、高集成度等优点。

    • 何乃龙,许杰,王浩,赵景川,王婷,朱文明,张森

      2023,53(1):134-138, DOI:

      Abstract:

      提出了一种具有分段P型埋层的Triple-RESURF LDMOS(SETR LDMOS)。该结构将传统Triple-RESURF LDMOS(TR LDMOS)中均匀掺杂的P埋层漏端一侧做分段处理,使漂移区中P型杂质从源端到漏端呈现出近似阶梯掺杂的分布。这种优化能够平衡漏端底部剧烈的衬底辅助耗尽效应,提升器件的耐压性能;同时,器件正向导通状态下,对电流的传输路径也没有形成阻碍,能够维持较低的比导通电阻。流片结果表明,在漂移区长度均为65 μm的情况下,SETR LDMOS的击穿电压能达到813 V,比传统TR LDMOS的击穿电压高51 V,且比导通电阻维持在7.3 Ω·mm2

    • 杨洪,张正元,陈仙,易孝辉,陈文锁

      2023,53(1):139-145, DOI:

      Abstract:

      基于150 mm 0.35 μm CMOS工艺,利用Silvaco TCAD软件,针对50 μm厚硅基上NMOS与PMOS器件、多晶硅-介电层-多晶硅 (PIP)电容和N+型多晶硅电阻,在单轴状态不同弯曲半径下,仿真了压缩与拉伸对器件电学参数变化的影响程度。结果表明,单轴拉伸与压缩弯曲使NMOS的阈值电压最大漂移0.46 mV,使PMOS阈值电压最大漂移0.33 mV。漏极电流随变形量线性变化,NMOS压缩时系数为-0.132 95,NMOS拉伸时系数为0.006 01。PMOS拉伸时系数为-0.104 47,PMOS压缩时系数为-0.110 7。电阻阻值随变形量呈线性变化,当掺杂浓度分别为1×1019,2×1019,3×1019,4×1019,5×1019时,系数分别为247,498,766,1 016,1 301。电容最大变化值和初始值不超过0.5%,结论归纳为无失配影响。这些结果与实验吻合,验证了模型的正确性,为研制降低退化的柔性硅基集成电路打下基础。

    • 李晓琪,湛永鑫,潘长凯,吴倩楠,李孟委

      2023,53(1):146-152, DOI:

      Abstract:

      针对传统RF MEMS单刀双掷(SPDT)开关应用存在频段低、插入损耗高、隔离度低等问题,设计了一种混合型SPDT开关,通过在一条通路上设置接触式开关和电容式开关,实现了在L~E频段下的低插入损耗和高隔离度。通过设计蛇形上电极结构,降低了上电极的弹性系数,进而降低开关上电极下拉所需的驱动电压。采用HFSS仿真软件对混合型SPDT开关的射频性能参数进行了优化,并利用COMSOL对开关的蛇形上电极进行应力-位移分析。仿真结果表明,在DC~90 GHz的频段下,SPDT开关的插入损耗小于1.5 dB @90 GHz,隔离度大于52 dB @67 GHz、29 dB @90 GHz。此开关适用于无线通信系统、雷达系统和仪器测量系统等对工作频段要求高的领域内。

    • 唐姝婷,王德波

      2023,53(1):153-158, DOI:

      Abstract:

      为了降低谐振频率,实现多方向收集和提高输出性能,提出了一种4π圆弧螺旋压电能量收集器。通过分析器件尺寸与输出性能之间的关系来提高器件性能,将优化后的模型进行COMSOL仿真,分析振动位移、应力以及谐振频率。相对于2π圆弧螺旋压电能量收集器,4π圆弧螺旋压电能量收集器具有更低的谐振频率和更高的输出电压。4π圆弧螺旋压电能量收集器的谐振频率为48 Hz,输出电压达到12.3 V,输出功率达到400 μW。

    • 辛泽辉,王德波

      2023,53(1):159-163, DOI:

      Abstract:

      设计了一种具有宽动态范围的在线式MEMS微波功率检测系统,建立了MEMS悬臂梁的等效模型,对MEMS悬臂梁结构进行了过载功率的理论研究,得到过载功率与梁尺寸的关系。并基于此关系设计了不同尺寸的MEMS梁,以提高系统的功率检测上限,从而提高在线式微波功率检测系统的动态范围。根据系统的结构参数,得到系统理论动态范围为0~8.41 W。建立了微波功率检测系统的仿真模型,s参数仿真结果表明,在8~12 GHz下,系统的回波损耗为-37.61 dB至-46.15 dB,插入损耗为-0.28 dB至-0.16 dB。系统在具有较宽动态范围的同时兼具良好的微波特性。该研究对基于MEMS梁的微波功率检测系统设计具有一定的参考价值。

    • 产品与可靠性
    • 陈嘉伟,刘鸿瑾,张绍林,李宾,李康,温聪,周游,潘伟涛,史江义

      2023,53(1):164-169, DOI:

      Abstract:

      针对基于静态结构特征的机器学习方法对门级硬件木马检测结果检测率不高的问题,提出了一种基于级联结构特征的硬件木马检测方法。利用共现矩阵进行特征构建,并使用多对多结构的堆叠式长短期记忆网络(Long Short-Term Memory,LSTM)进行木马特征的训练与识别。实验结果表明,该方法在Trusthub的15个基准网表中获得了93.1%的平均真阳性率(TPR)、99.0%的平均真阴性率(TNR)和79.3%的F1-score。实验结果优于现有方法。

    • 廖周林,区炳显,王燕平,李金晓,闫大为

      2023,53(1):170-174, DOI:

      Abstract:

      研究了GaN基HEMT器件的失效热点行为。当VGS>Vth时,漏极电流ID主要为漏-源导通电流IDS,输运机制为漂移;当VGS

    全选
    显示模式:: |
    2023年第53卷第1期
    全选
    显示模式: |
    全选
    显示模式:: |
    2023年第53卷第1期
      电路与系统设计
    • 彭宣霖, 李航标, 陈剑洛, 王新宇, 付松林, 罗萍

      2014(5):601-605, DOI:

      Abstract:

      提出了一种应用于最小能量追踪系统的改进型高速低功耗动态比较器。通过在锁存比较器中引入额外的正反馈,使得动态比较器具有响应速度更快、功耗更小的优点,同时电路规模与版图面积基本保持不变。基于65 nm CMOS工艺的HSPICE仿真显示,所提出的动态比较器在输入电压差为1 mV时,传输延迟仅为1.82 ns,较未改进之前的3.57 ns,传输延迟大幅度减小。

    • 邓扬扬, 冯全源, 杨林才

      2014(5):592-596, DOI:

      Abstract:

      提出了一种高压Buck转换器自举供电电路。该电路直接由芯片外部电源对自举电容充电,具有快速响应和大驱动电流等特点,满足大尺寸N型功率开关管的驱动要求。本设计适用于具有轻载高效模式的高压Buck转换器,在高端和低端开关管不工作时,能较好地对自举电容充电,解决了传统自举电路在低端管不工作时,无法稳定调节自举电压的问题。采用0.25 μm UMC工艺库仿真,结果显示,只需满足输入电压要求,即使低端开关管不工作,且负载具有较高电压时,该电路也能将自举电压维持在3.6 V以上,提高了转换器的可靠性。

    • 夏婷婷, 贺雅娟, 甄少伟, 甘武兵

      2014(5):597-600, DOI:

      Abstract:

      随着工艺技术的进步,基于CMOS工艺的全数字时间数字转换器(TDC)受到了广泛关注,在测量、测距、计量等领域得到了广泛应用。提出了一种具有自校准算法、结构简单、测量精度稳定的全数字TDC设计方案。可通过专用全数字集成电路设计流程进行快速设计并实现,电路具有面积小、功耗低、成本低、可移植性强等优点。使用Verilog HDL语言进行RTL级描述,运用Design Compiler进行综合,产生门级网表,通过VCS和Hspice进行仿真验证。应用自校准算法后,与现有的TDC设计方法相比,电路的INL得到了明显提高,满足大量程、稳定精度的测量要求。

    • 动态与综述
    • 朱进宇,闫峥,苑乔,张少真

      2020,50(2):219-226, DOI:

      Abstract:

      目前,最先进的CMOS工艺逐渐逼近单原子尺度,单纯靠工艺进步来推动发展的时代即将结束,集成电路发展将进入“后摩尔时代”。在“后摩尔时代”,集成电路的发展不会随着“摩尔定律”失效而终结,相反,以应用为导向的需求将使集成电路呈现出更加旺盛的发展活力。在边缘计算、人工智能、5G/物联网等应用需求快速兴起的背景下,从集成电路涉及的材料、器件、工艺、设计、封装、新理论及方法学等方面,详细介绍了“后摩尔时代”集成电路最新进展,分析其发展趋势。最后,简要介绍了未来可能对集成电路当前技术路线产生颠覆性影响的二维器件、量子计算等前沿领域的进展,并进行了展望。

    • 电路与系统设计
    • 赵宁, 宋奎鑫, 童伟

      2014(5):634-639, DOI:

      Abstract:

      设计了一种快速瞬态响应LDO。采用缓冲级结构的增强电路,使功率器件在负载瞬态变化时,栅极能够及时响应,从而避免了较大的电压上冲与下冲。加入缓冲级电路以后,系统的稳定性变差,采用密勒补偿和前馈补偿对其进行频率补偿,增加系统的相位裕度,使系统稳定。采用CSMC 0.5 μm工艺,利用Cadence工具完成了整体电路的设计、前仿真、物理版图设计和后仿真,并进行了流片。测试结果表明,设计的LDO输出电压为2.5 V,负载电流在10 mA和300 mA之间变化时,电压最大变化48 mV,响应时间为12.4 μs。

    • 动态综述
    • 刘沛, 王健安, 赖凡

      2018,48(5):663-666, DOI:

      Abstract:

      目前,美国仍然占据世界国防军事微电子科学技术的主导地位,是军用微电子发展战略思想的引领者。长期以来,美国国防高级研究计划局(DARPA)策划并成功组织实施了许多先进军用集成电路发展项目。射频集成电路(RFIC)是实现通信、雷达、电子战系统的关键器件,是DARPA大力发展的重要技术之一。通过分析DARPA军用RFIC系列项目的现状和未来发展规划,提出了高速、高频、宽带、智能化的RFIC技术发展趋势。

    • 电路与系统设计
    • 余海生

      2014(5):629-633, DOI:

      Abstract:

      具有时序控制的开关电源正在毫米波系统中得到广泛应用。分析了时序控制的基本原理,对影响电源时序控制的各种因素进行了探讨,对现有的时序控制方案进行了分析,提出了开关电源时序控制的基本方法。基于以上方法,较全面地评估了时序控制电路的上电时序控制、掉电时序控制以及短路或过流保护控制。最后采用该方案设计了一个实验电路,仿真和实验电路测试结果表明,分析设计满足要求。

    • 刘亚泽, 张万荣, 金冬月, 谢红云, 陈吉添, 黄鑫, 刘硕, 赵馨仪

      2017,47(3):341-346, DOI:

      Abstract:

      提出了一种增益高且增益可调谐的1~3 GHz宽带低噪声放大器(HTG-LNA)。在输入级,采用带有RC串联负反馈的共基-共射电流镜结构,实现了良好的输入匹配,并提高了电路的稳定性;在中间级,采用以有源电感作为负载的共基-共射达林顿电路结构,在保证宽带的同时实现了较高的增益与增益的可调谐;在输出级,采用带有电流镜的射极跟随器结构,获得了较大的输出功率和良好的输出匹配。基于稳懋0.2 μm GaAs HBT工艺进行验证,结果表明,该HTG-LNA的电压增益大于37 dB,最高可达50.7 dB;功率增益大于37.4 dB,最高可达51 dB;最大增益可调谐幅度为2.2 dB;输入回波损耗小于-7.11 dB;输出回波损耗小于-11.97 dB;噪声系数小于3.23 dB;稳定因子大于5.61;在5 V工作电压下,静态功耗小于65 mW。

    • 半导体器件与工艺
    • 罗俊, 郝跃

      2019,49(1):119-124, DOI:

      Abstract:

      为提高器件的阈值电压,提出了一种带电介质/P-AlGaN叠栅结构的增强型AlGaN/GaN HEMT。分析了器件阈值电压提高的机理,优化了电介质的介电常数和厚度。结果表明,该增强型AlGaN/GaN HEMT的阈值电压高达8.6 V。这个很高的阈值电压值能满足功率电子系统的安全性需要。

    • 电路与系统设计
    • 郭玮, 冯全源, 庄圣贤

      2017,47(4):495-498, 504, DOI:

      Abstract:

      针对恒定导通时间(COT)控制架构Buck变换器的开关频率随输入与输出电压变化较大的问题,在COT架构的基础上,引入输入电压前馈,使开关管导通时间与输入电压成反比,同时引入输出电压反馈,使开关管导通时间与输出电压成正比,从而使系统开关频率保持恒定,简化了输出滤波器的设计,减小了电磁干扰。Hspice软件仿真结果表明,导通时间随输入与输出电压的变化而变化,开关频率基本保持恒定。采用此结构的Buck变换器具有极佳的瞬态响应性能。

    • 吴唱, 王菡, 胡刚毅, 苏丹, 杨皓元, 罗凯, 王川

      2014(5):640-643, DOI:

      Abstract:

      通过对传统LDO频率补偿电路的极点、零点进行分析,提出一种新型动态补偿技术,显著改善了电路的性能指标。采用0.6 μm BiCMOS工艺模型进行仿真,结果表明,当负载电流由1 mA变化至300 mA时,非主极点能跟随负载电流的增加向高频移动,系统环路单位增益带宽在195~555 kHz之间,相位裕度保持在50°以上,保证了LDO在全负载范围内均能稳定工作。

    • 陈剑洛, 罗萍, 耿煜

      2014(5):644-646,650, DOI:

      Abstract:

      提出了一种用于DC-DC的双模控制功率管分段驱动电路。该电路通过检测负载电流的变化,优化功率管大小,从而提高转换效率;提出根据负载电流大小自动切换至PSM控制模式的解决方案,进一步提高极轻负载下的效率。电路基于标准0.13 μm CMOS工艺进行设计与仿真,仿真结果表明,与传统不分段DC-DC变换器相比,提出的双模控制分段驱动电路在15 mA负载时效率提升5.3%。

    • 李成, 赵野, 苗林, 杨林

      2019,49(5):643-647, DOI:

      Abstract:

      提出了一种高效率、具有较大电流驱动能力的负压电荷泵。该电荷泵采用三阱CMOS工艺,通过减小寄生电容和传输晶体管的导通电阻,消除了阈值电压损失和NMOS传输晶体管体效应,提高了电荷泵的每级增益。基于0.32 μm CMOS工艺对电荷泵进行了仿真验证。结果表明,相比传统负压电荷泵,该新型负压电荷泵具有较高的输出效率,最大输出效率可达82%。

    • 高笛, 张家豪, 明鑫, 甄少伟, 陈萍, 张波

      2018,48(1):82-87, DOI:

      Abstract:

      设计了一种快速瞬态响应的无片外电容型LDO。采用高增益高带宽的超级跨导结构(STC)的误差放大器,利用动态偏置技术与电容耦合技术,极大地增强了摆率。引入额外的快速响应环路,进一步提升了瞬态响应速度。基于0.18 μm CMOS工艺进行设计。结果表明,该LDO的最低供电电压为1 V,漏失电压仅为200 mV,可提供最大100 mA的负载电流,能在最大输出电容为100 pF、最低负载为50 μA的条件下保证电路稳定。负载电流在0.5 μs内由50 μA跳变至100 mA时,LDO输出导致的过冲电压和下冲电压分别为200 mV和306 mV。

    • 刘虹, 庞佑兵, 何开全, 李科

      2014(5):647-650, DOI:

      Abstract:

      提出一种实用的基于软件和硬件相结合的晶振频率微调方法。该方法能够对晶振输出频率进行精确调节,实现对系统晶振频率的在线校准,无需拆卸系统硬件,能够极大地提高频率校准的效率。该方法的频率校准精度较高,由校准软件和硬件带来的误差可低至1.5×10-13,能够满足大部分通信系统的使用要求,可广泛用于通信、雷达、频率合成器等领域。

    • 姬晶, 刘树林

      2014(5):610-614,619, DOI:

      Abstract:

      设计了一种基准电压源电路。在分析传统带隙基准结构的基础上,该电路不采用运放结构,避免了运放失调电压对基准源的影响,并加入内部正、负反馈回路,对基准绝对数值进行补偿。仿真结果表明,当温度在-40 ℃~140 ℃之间变化时,该电路输出电压的温度系数小于1.622×10-5 /℃,电源抑制比高达98 dB,符合设计要求。

    • 马庆培, 张长春, 陈德媛, 郭宇锋, 刘蕾蕾

      2014(5):651-655,660, DOI:

      Abstract:

      采用0.18 μm CMOS工艺,设计了一种连续速率时钟与数据恢复(CDR)电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积。多频带环形压控振荡器不但调谐范围很宽,而且引入到环路中的调谐增益较低,解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的电荷泵减小了各种非理想因素的影响。仿真结果表明,该CDR电路版图尺寸为265 μm×786 μm,功能正常,且能恢复622~3 125 Mb/s之间的伪随机数据;在1.8 V电源电压下,输入伪随机速率为3 125 Mb/s时,功耗为100.8 mW,恢复出的数据和时钟的抖动峰峰值分别为5.38 ps和4.81 ps。

    • 韩晓波, 罗萍, 寇武杰, 胡永贵, 王育新

      2017,47(3):379-382, 387, DOI:

      Abstract:

      开关电源需要适应不同开关频率的要求。作为保证电流模DC-DC变换器环路稳定的重要部分,斜坡补偿电路也需要满足这一要求。基于峰值电流模控制(PCMC)的降压型DC-DC变换器,阐述了斜坡补偿的原理和多种斜坡补偿方案,设计了能够自适应开关频率的二次斜坡补偿电路。在0.35 μm BCD工艺下,对不同工作频率下的斜坡补偿电路和整体电源电路进行了仿真验证。结果表明,在全频率范围内没有出现次谐波振荡和过补偿现象,电路工作稳定。该斜坡补偿电路适用于开关频率可调的开关电源领域。

    • 聂丹萍, 刘柳, 郭东君, 石春琦, 张润曦

      2014(5):620-623,628, DOI:

      Abstract:

      采用0.13 μm RF CMOS工艺,设计了一款可应用于EoC收发芯片的三频段上混频器,通过改变接入并联LC负载谐振网络中电容的值,使电路分别工作在1.2 GHz,2 GHz,2.4 GHz频段。在3.3 V电源电压下,1.2 GHz,2 GHz,2.4 GHz频段上,总电流为35.1 mA;单边带(SSB)电压转换增益分别为3.77 dB,4.97 dB,4.78 dB;输出1 dB压缩点分别为-0.22 dBm,0.78 dBm,0.5 dBm;噪声系数分别为5.13 dB,5.76 dB,6.67 dB。通过控制输入跨导级的偏置实现混频器的开启和关断,上混频器的开启时间为200 ns,关断时间小于100 ns。

    • 尹勇生, 赵鹏程, 邓红辉, 储松

      2017,47(3):367-371, DOI:

      Abstract:

      在高频信号传输过程中,为避免阻抗不匹配所带来的信号完整性问题,设计了一种适用于高频信号传输的阻抗匹配自校准电路。利用二分查找法快速检测需要并联的不同权重的电阻,根据比较器的比较结果决定是否并入,以达到预期修调阻值的目的。增加了电感器件,以减小外界高频信号的干扰,同时屏蔽输入级的寄生电容。校准完成后,对校准电路进行断电,以节省整体电路功耗。相比于传统简单的并串联电阻修调架构,该结构适用于高频信号的传输,校准精度高,信号传输性能好。采用TSMC 0.18 μm标准CMOS工艺进行设计,电源电压为1.8 V。仿真结果表明,可实现的最大修调电阻值为98.43 Ω,相比预期的100 Ω阻值,偏差仅为1.57%。对增加电感前后的电路整体性能进行对比,增加电感后,有效减小了信号反射能量,保障了信号的完整性传输。

    扫码关注


    主管单位:中国电子科技集团公司

    主办单位:中国电子科技集团公司第二十四研究所(四川固体电路研究所)

    主编:付晓君

    执行主编:武俊齐

    地址:重庆市南岸区南坪花园路14号24所

    邮编:400060

    电话:023-62834360

    邮箱:wdzx@sisc.com.cn; wdzx128@sina.com

    国内统一刊号:CN 50-1090/TN

    国际标准刊号:ISSN 1004-3365

    • 浏览排行
    • 引用排行
    • 下载排行
    按检索
    检索词