一种高速低功耗动态比较器设计
DOI:
作者:
作者单位:

(电子科技大学 电子薄膜与集成器件国家重点实验室, 成都 610054)

作者简介:

彭宣霖(1989—),男,汉族,硕士研究生,主要从事模拟集成电路和开关电源方面的研究。 罗 萍(1968—),女,汉族,教授,博士生导师,主要从事智能功率集成电路与系统方面的研究。一种高速低功耗动态比较器设计 彭宣霖, 李航标, 陈剑洛, 王新宇, 付松林, 罗 萍 (电子科技大学 电子薄膜与集成器件国家重点实验室, 成都 610054)摘要: 提出了一种应用于最小能量追踪系统的改进型高速低功耗动态比较器。通过在锁存比较器中引入额外的正反馈,使得动态比较器具有响应速度更快、功耗更小的优点,同时电路规模与版图面积基本保持不变。基于65 nm CMOS工艺的HSPICE仿真显示,所提出的动态比较器在输入电压差为1 mV时,传输延迟仅为1.82 ns,较未改进之前的3.57 ns,传输延迟大幅度减小。 关键词: 动态比较器; 高速; 响应速度; 传输延迟 中图分类号:TN432文献标识码:A

通讯作者:

中图分类号:

TN432

基金项目:


Design of a High Speed Low Power Dynamic Comparator
Author:
Affiliation:

(State Key Lab of Electronic Thin Films and Integr. Dev., Univ. of Electronic Science and Technology of China, Chengdu 610054, P. R. China)

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    提出了一种应用于最小能量追踪系统的改进型高速低功耗动态比较器。通过在锁存比较器中引入额外的正反馈,使得动态比较器具有响应速度更快、功耗更小的优点,同时电路规模与版图面积基本保持不变。基于65 nm CMOS工艺的HSPICE仿真显示,所提出的动态比较器在输入电压差为1 mV时,传输延迟仅为1.82 ns,较未改进之前的3.57 ns,传输延迟大幅度减小。

    Abstract:

    An improved high speed low-power dynamic comparator was proposed, which was used in minimum energy point tracking (MEPT) system. By introducing an extra positive feedback to the latch comparator, the proposed dynamic comparator had advantages of fast transient response and low power consumption. Meantime, the on-chip area was almost unchanged. Based on a 65 nm CMOS process, simulation results showed that the transport delay of the proposed dynamic comparator was just 1.82 ns when the input difference voltage was 1 mV, which was an exciting improvement compared with 3.57 ns transport delay of the conventional structure.

    参考文献
    相似文献
    引证文献
引用本文
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2013-07-04
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2014-11-28
  • 出版日期: