摘要:介绍了一种采用0.18 μm CMOS工艺制作的动态范围达71 dB、步长为1 dB的低噪声可编程增益放大器。为了克服传统的三运放仪表放大器共模输入范围受限的缺点,本设计采用了电流模架构,实现轨到轨的共模输入范围。内部运放采用斩波来减小其失调电压和低频1/f噪声。增益控制由粗调级和精调级两部分来实现,粗调级将电压信号转换为电流信号,精调级将电流信号恢复为电压信号,最终实现宽范围和高精度。仿真结果表明,该设计总共实现了-3 dB~68 dB的增益范围和1 dB的步长；在48 dB增益下1 Hz到100 kHz的等效输入噪声为3.573 μV,1 kHz处CMRR和PSRR分别为118.9 dB和120.6 dB。

摘要:基于0.18 μm CMOS工艺设计了一种用于WBAN 402~405 MHz频段具有低功耗全数字锁频和灵敏度校准功能的超再生收发机。采用具有噪声抵消技术的巴伦低噪声放大器,以减少无源匹配器件数量和适应低压工作；超再生数控振荡器采用数字控制电容阵列实现频率调谐,以消除猝灭操作期间振荡器的频率漂移；采用全数字锁频环替代频率综合器,以降低传感器节点的功耗；灵敏度校准环路与自动幅度控制环路共享组件,以减小校准误差,并能够在不中断接收状态的情况下动态校准接收机灵敏度。仿真结果表明,在1 V电源电压下,接收机灵敏度为-90 dBm,功耗为1.89 mW,其中全数字锁频环功耗为78 μW；发射机功耗为1.96 mW,效率为28%。

摘要:提出了一种数字前台校准技术,即电容重组技术,并将该技术与LMS数字后台校准技术相结合,提高了LMS算法的收敛速度。提出的算法使用RC混合结构的14位SAR ADC进行建模。仿真结果表明,LMS算法的收敛速度可以提高到1 k个转换周期内,同时校准后ADC的ENOB平均值从10.59 bit提高到13.79 bit。SFDR平均值从71.33 dB提高到112.93 dB,DNL最大值的平均值从1.88 LSB提高到0.97 LSB。INL最大值的平均值从8.01 LSB提高到0.88 LSB。

摘要:针对传统的二阶噪声整形逐次逼近模数转换器(SAR ADC)功耗较大和整形能力不强的问题,提出了一种级联积分器前馈(CIFF)和误差反馈(EF)混合误差控制结构的三阶NS-SAR ADC,并在系统中增加了一个与电容数模转换器(CDAC)串联连接的反馈电容,使得滤波电容不与CDAC直接相连,因而可以利用该反馈电容调节衰减因子,确保了输入信号不被衰减和反馈信号较小衰减。这种EF-CIFF结构提供了更强的噪声整形能力和高阶噪声传递函数的鲁棒性,且只需要低功耗的小增益动态放大器即可实现EF和CIFF两条路径的余差放大。提出的NS-SAR ADC基于180 nm CMOS工艺设计。在1.8 V电源电压下,工作在160 kS/s采样率时,功耗仅11.3 μW,在过采样率为8时,实现了15.6位的有效位数。

摘要:提出了一种用于增量型Σ-Δ ADC的调制器设计的算法。该算法针对增量型Σ-Δ ADC中的积分器系数进行优化,采用两步式搜索的方法,对可能的最优解组合进行多次求解与对比分析。基于该算法,设计了一种16位40 kS/s增量型Σ-Δ ADC。可以对ADC电路的有效精度和输入采样速率这两个性能指标进行有效调节及优化。仿真结果表明,采用所提出的优化设计算法可以将ADC的输入采样速度由40 kS/s提升到51 kS/s,或者将ADC的ENOB由13.76 bit提高到14.72 bit,且不增加额外功耗。

摘要:基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计,以优化接收机的灵敏度;采用判决反馈均衡器,以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的码间干扰,结合SS-LMS自适应算法,实现信号的自适应均衡。无参考时钟数据恢复电路采用鉴频环路拓宽频率捕获范围,同时将半速率鉴相器嵌入均衡器中,以降低功耗和成本。后仿真结果表明,在100 fF光电二极管的寄生电容条件下,接收前端最大增益达到66 dBΩ,25%带宽处的等效输入噪声电流为15.3 pA·Hz-1/2,光接收机灵敏度为-14.5 dBm。当电源电压为1.2 V时,光接收机的整体功耗为181.1 mW。

摘要:采用 65 nm CMOS工艺,设计了一种低相噪级联双锁相环毫米波频率综合器。该频率综合器采用两级锁相环级联的结构,减轻了单级毫米波频率综合器带内和带外相位噪声受带宽的影响。时间数字转换器采用游标卡尺型结构,改善了PVT变化下时间数字转换器的量化线性度。数字环路滤波器采用自动环路增益控制技术来自适应调节环路带宽,以提高频率综合器的性能。振荡器采用噪声循环技术,减小了注入到谐振腔的噪声,进而改善了振荡器的相位噪声。后仿真结果表明,在1.2 V电源电压下,该频率综合器可输出的频率范围为22~26 GHz,在输出频率为24 GHz时,相位噪声为-104.8 dBc/Hz @1 MHz,功耗为46.8 mW。

摘要:折叠式共源共栅和Class AB(FC-AB)结构的运算放大器被广泛研究和使用,但是其结构应用的多变性使设计者难以快速准确地设计出符合要求的电路。文章提出了一种标准化的运算放大器设计流程,设计者可以根据应用需求快速灵活地设计目标电路。以电流分配作为设计流程的起始点和调整点,以核心参数作为判据或约束项,进行迭代优化,最终通过相关电流和跨导确定器件尺寸。以流程图形式提出了低噪声运放的设计流程,关键器件尺寸的理论值和设计值平均误差为11.48%。根据该流程设计了一种低噪声运放,并采用0.18 μm CMOS工艺进行了加工。运放关键电学参数都满足设计要求,其等效输入噪声为10.8 nV/√Hz,与目标值偏差1.8%。

摘要:基于0.25 μm GaN HEMT设计了一种工作于C波段、结构简单、宽带高效的E类功率放大器。针对单片微波集成电路(MMIC)功率放大器设计中射频扼流圈所占面积较大且难以实现的问题,采用有限元直流馈电电感替代扼流圈电感,抑制晶体管寄生参数Cds对最高工作频率的影响,并采用低Q值混合参数匹配网络,将功率放大器电路输入输出的最佳阻抗匹配到标准阻抗50 Ω。版图后仿真结果表明,在4.1~4.9 GHz工作频段内,功率附加效率为51.309%~58.050%,平均增益大于11 dB,输出功率大于41 dBm。版图尺寸为2.7 mm×1.4 mm。

摘要:提出了一种稳定性高、瞬态特性良好、无片外电容的低压差线性稳压器(LDO)。采用推挽式微分器检测负载瞬态变化引起的输出电压变化,加大对功率管栅极寄生电容的充放电电流,增强系统的瞬态响应能力；在误差放大器后接入缓冲级,将功率管栅极极点推向高频,并采用密勒电容进行频率补偿,使系统在全负载范围内稳定。基于TSMC 65 nm CMOS工艺进行流片,核心电路面积为0.035 mm²。测试结果表明,最低供电电压为1.1 V时,压降仅为100 mV,负载电流1 μs内在1 mA和150 mA之间跳变时,LDO的最大输出过冲电压与下冲电压分别为200 mV和180 mV。

摘要:基于GaN工艺设计了一款饱和输出功率为44 dBm、功率回退为9 dB的非对称 Doherty功率放大器。为了提高增益,在Doherty功率放大器前方增加驱动级。通过对主放大器的输出匹配电路进行阻抗匹配优化设计,去掉λ/4阻抗变换线；辅助功放输出阻抗采用RC网络等效代替,控制输出匹配电路相位为0°,确保关断时为高阻状态；合路点的最佳阻抗直接选取50 Ω,从而去掉λ/4阻抗变换线。芯片仿真结果表明,在3.3~3.6 GHz时,Doherty功率放大器的饱和输出功率达到44 dBm以上,功率增益达到25 dB以上,功率附加效率(PAE)达到50%以上；功率回退为9 dB时,PAE达到34.7%以上。Doherty功率放大器的版图尺寸为3.4 mm*3.3 mm,驱动级功率放大器的版图尺寸为1.5 mm*1.7 mm。

摘要:提出了一种适用于1.8/2.5/3.3 V宽电源范围的时钟IP电路结构。为了抑制电源变化时鉴频鉴相器(PFD)复位脉冲信号对电荷泵(CP)性能所产生的影响,提出了一种恒定复位脉宽产生电路结构。采用超低失配CP,增加输出电流匹配性,当控制电压在0.2~(VDD-0.2) V范围内变化时,IUP/IDN电流失配小于0.09%。引入对称负载结构环形振荡器(RO),抑制电源变化对环路性能所产生的影响。基于SMIC 180 nm CMOS工艺,完成整体电路设计与仿真,输出频率为100~500 MHz。仿真结果显示,当输入参考频率为50 MHz、输出频率为250 MHz时,在1.8/2.5/3.3 V电源电压下,功耗分别为8.2/12.5/18.4 mW,参考杂散低于-74 dBc,输出均方根抖动为1.8 ps。

摘要:针对传统四相时钟发生电路产生的时钟波形信号易发生交叠、驱动电荷泵易发生漏电等问题,提出了一种占空比可调四相时钟发生电路。电路在每两相可能出现交叠的时钟信号之间都增加了延时单元模块,通过控制延时时间对输出时钟信号的占空比进行调节,避免了时钟相位的交叠。对延时单元进行了改进,在外接偏置电压条件下,实现了延时可控。基于55 nm CMOS工艺的仿真结果表明,在10~50 MHz时钟输入频率范围内,该四相时钟发生电路可以稳定输出四相不交叠时钟信号,并能在1.2 V电压下驱动十级电荷泵高效泵入11.2 V。流片测试结果表明,该四相时钟发生电路能够产生不相交叠的四相时钟波形,时钟输出相位满足电荷泵驱动需求。

摘要:提出了一种无片外电容、快速瞬态响应、宽输入电压范围的低压差线性稳压器(LDO)。该电路基于翻转电压跟随器(FVF)结构,不需额外增加辅助电路,仅使用两个电容作为检测模块,以动态调整瞬态响应,能够弥补传统LDO集成度低、面积大、功耗高、瞬态响应差的不足。电路基于TSMC 180 nm CMOS工艺。仿真结果表明,该LDO的压差为200 mV,静态电流为36 μA,输入电压范围为2~4 V,低频时PSRR为-59 dB。在30 pF负载电容、0~10 mA负载电流、150 ns阶跃时间条件下,产生的上冲电压为50 mV,下冲电压为66 mV,瞬态电压恢复时间为300 ns。

摘要:设计了一种改进的电平移位电路。该电路采用交叉耦合结构,在不明显增加电路复杂度的情况下,显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35 μm 600 V BCD工艺设计。仿真结果表明,设计的HVIC可以实现高达125 V/ns的dV/dt噪声免疫能力,并在15 V电源电压下允许VS负电压过冲达到-9.6 V。此外,从理论上分析了改进电平移位电路的本级传输延时。同传统HVIC相比,设计的HVIC整体的传输延时得到了优化,降低到54 ns左右。

摘要:在降压转换器中,为了在不同的负载情况下获得高效率,常采用的方法是在重载时使用脉冲宽度调制(PWM),在轻载时使用脉冲频率调制(PFM),因此需要模式切换信号去控制整个降压转换器的工作状态,同时模式切换信号也可以用于自适应改变功率级电路中的功率管栅宽,减小功率管的栅极电容,提高整体电路的效率。文章设计了一个自适应峰值电流模式切换电路,用于产生模式切换信号,其原理是监控峰值电流的变化,产生峰值电压,将峰值电压与参考电压进行比较,得到模式切换信号,以决定降压转换器是采用PFM模式还是PWM模式。仿真结果表明,在负载电流0.5~500 mA范围内,该电路可以在两种调制模式之间平稳切换,其峰值效率可提升到94%以上。

摘要:为了在轻重负载条件下获得更高的转换效率,采用分段式结构和导通电阻更小的NMOS作为输入级,并采用PWM/PFM双调制方式,设计了一种Buck型DC-DC转换器。为解决PWM/PFM调制信号切换问题,采用零电流检测方式进行切换。利用断续导通模式(DCM)和连续导通模式(CCM)下端NMOS管导通时电感电压的不同,检测下端NMOS在导通时电感电压大于零的周期。当电感电压大于零的周期大于2时,则处于DCM模式并自动采用PFM调制模式,关闭一部分功率管以减小开关频率和功率管寄生电容,优化轻载效率；反之则处于CCM模式并采用PWM调制。仿真结果表明,在负载电流10~1 000 mA范围内,该电路可以在两种调制模式平稳切换,在800 mA时峰值效率可提升到96%以上。

摘要:设计了一种双相位峰值电流模控制、具有大负载能力的降压稳压芯片。通过双相位的工作,保证了芯片在重载下具有较高的效率。同时,为了防止在轻载下两个相位的工作引入额外的开关损耗,提出了一种轻载模式。通过利用电流模控制模式中电压环路内误差放大器产生的控制电压来检测实际负载的大小,实现相位的切换以及在更低负载下的断续导通降频工作模式。基于0.35 μm BCD工艺进行仿真设计。仿真结果表明,在输入电压12 V,输出电压1 V,开关频率500 kHz,最大负载20 A下,与传统单通道峰值电流模比较,重载20 A下的效率可以提升3个百分点,轻载0.5 A下的效率可以提升10个百分点。

摘要:针对环境能量收集系统输出电压纹波高以及效率随负载变化等缺点,提出了一种在宽负载范围内转换效率高且输出电压纹波低的能量收集系统。该系统基于最优化导通时间(OOT)控制方法对输出纹波进行调控,解决了传统控制方法在小负载电容和轻载情况下纹波较大的问题；此外,基于自适应系统时钟频率(ACF)控制方法改善了传统方法在轻载时效率大幅度下降的问题,实现系统在较宽负载范围内保持较高的效率。采用180 nm CMOS工艺对能量收集系统进行设计验证。仿真结果显示,所设计的能量收集系统在1 mA负载电流范围内峰值效率为89.75%,最低效率为83.75%,其最低效率比同类系统提高了7个百分点以上；在0.2 μF负载电容下纹波从177.96 mV下降到23.56 mV。

摘要:电磁屏蔽材料能够限制电磁能量的传递、规避电磁干扰以及降低泄密风险,在国防和民用领域的应用日益增长。石墨烯有着独特的二维结构及优异的物理化学特性,正适用于当下快速发展的柔性电子器件。文章基于电磁屏蔽基本理论,按照纯石墨烯薄膜和石墨烯基复合薄膜的分类,着眼于设计思路和制备方法,综述了近年来石墨烯基电磁屏蔽薄膜材料的研究进展,并针对应用需求,对其发展前景进行展望。

摘要:收集足部运动所产生的各种机械能并转换为电能的鞋式能量收集器,在可穿戴式微型传感器中具有巨大的应用前景,受到了国内外研究人员的广泛关注。文章系统调研了国内外鞋式能量收集器的研究进展。根据足部运动产生的不同的激励,将鞋式能量收集器分为直接加载型和惯性激励型两大类。重点分析了这两类能量收集器的结构、工作原理及其优缺点,并总结了鞋式能量收集器的发展趋势。

摘要:柔性电子技术在近些年得到了快速发展,越来越多的柔性电子系统需要柔性、高性能的集成电路来实现数据处理和通信。通过减薄硅基芯片可以获得高性能的柔性集成电路,但是硅基芯片减薄之后的性能有可能发生变化,并且在制备、转移、封装的过程中极易产生缺陷或者破碎,导致芯片性能退化甚至失效。因此,超薄硅基芯片的制备工艺和柔性封装技术对于制备高可靠性的柔性硅基芯片十分关键。在此背景下,文章综述了柔性硅基芯片的力学和电学特性研究进展,介绍了几种超薄硅基芯片的减薄工艺和柔性封装前沿技术,并对超薄硅基芯片在柔性电子领域的应用和发展进行了总结和展望,为柔性硅基芯片技术的进一步研究提供参考。

摘要:随着红外技术和探测器性能的进步,中波和短波红外技术在恶劣天气中具有更优秀的成像性能,在民用、军事和航空航天等领域中得到了越来越广泛的应用。读出电路作为连接探测器阵列与后级图像处理电路的关键模块,其性能对中短波红外相机系统性能具有重要影响,决定了最终的成像质量。文章综述了中短波红外图像传感器读出电路的发展现状,分析了读出电路中噪声、动态范围、帧频等问题,重点探讨了针对以上问题的解决方案。最后对读出电路未来设计的改进方向进行了讨论。

摘要:电阻型MEMS半导体气体传感器在环境空气质量监测和有毒有害气体检测等领域得到了广泛应用,但是受限于功耗较高的原因,这类传感器难以广泛应用于便携式气体检测系统。文章综述了近年来低功耗电阻型MEMS半导体气体传感器的研究进展,分别从气敏材料、传感器结构和传感器模组的集成电路等方面探讨如何实现低功耗的电阻型MEMS半导体气体传感器的制备,并展望低功耗的电阻型MEMS半导体气体传感器未来的发展方向。

摘要:为了进一步提升P-GaN 栅HEMT器件的阈值电压和击穿电压,提出了一种具有P-GaN栅结合混合掺杂帽层结构的氮化镓高电子迁移率晶体管(HEMT)。新器件利用混合掺杂帽层结构,调节整体极化效应,可以进一步耗尽混合帽层下方沟道区域的二维电子气,提升阈值电压。在反向阻断状态下,混合帽层可以调节栅极右侧电场分布,改善栅边电场集中现象,提高器件的击穿电压。利用Sentaurus TCAD进行仿真,对比普通P-GaN栅增强型器件,结果显示,新型结构器件击穿电压由593 V提升至733 V,增幅达24%,阈值电压由0.509 V提升至1.323 V。

摘要:为了降低沟槽MOSFET器件导通电阻,提出了在传统沟槽MOSFET器件体区注入N型杂质的方案,优化了体区杂质浓度分布,从而降低导通电阻。经仿真验证,选择N⁺源区注入后注入砷,在能量为300 keV,剂量为7×10¹² cm-2条件下,特征导通电阻能降低13%,阈值电压降低21.8%；选择接触孔刻蚀后注入磷,在能量为100 keV,剂量为4×10¹² cm-2条件下,特征导通电阻降低4.3%,阈值电压几乎不变。

摘要:为了改善微弱压力传感器的灵敏度,利用微结构来产生压阻效应的方法,制备出一种性能优异的压力传感器。研究了三种不同结构的石墨烯压力传感器,并设计和研究了石墨烯压力传感器的版图结构、工艺制备流程和材料表征。最后,对三种不同结构的石墨烯压力传感器进行了灵敏度测试。实验结果表明,网状结构的石墨烯压力传感器具有较高的灵敏度,在低压强下(0~200 Pa)的灵敏度可达到0.303 kPa-1,最低可检测到24.5 Pa的压强。该网状结构的石墨烯压力传感器是一种可以感知微弱压力变化的高性能压力传感器。

摘要:介绍了一种在JFET区域采用浅槽N型重掺杂降低器件比导通电阻与开启损耗的1 200 V碳化硅平面栅MOSFET器件。采用浅槽结构设计,减小了器件栅源电容CGS及栅漏电容与栅源电容比值CGD/CGS,降低了器件的开启损耗。浅槽下方采用的N型重掺杂使得器件反型层沟道压降明显提高,使器件获得了更低的比导通电阻。仿真结果表明,相比于平面栅MOSFET器件,开启损耗降低了20%；相比于平面栅MOSFET与分裂栅MOSFET,器件比导通电阻分别减小了14%和17%。