摘要:

摘要:

摘要:基于0.13 μm CMOS工艺,提出了一种用于Ka波段锁相环频率综合器的宽带注入锁定分频器。分析了传统注入锁定分频器的结构、自谐振频率和锁定范围。采用2位可变电容阵列和差分信号互补谐振腔直接注入方法,实现了宽带的注入锁定分频。仿真结果表明,当注入信号幅度V_p为0.6 V时,该注入锁定分频器在24.1~35.6 GHz频率范围内的锁定范围为38.5%。与VCO联合仿真,结果表明,该分频器能准确实现二分频,适用于Ka波段锁相环。

摘要:提出一种应用于直接变频结构FDD射频收发机IQ不平衡的片上数字补偿方法。在接收机通道与发射机通道中分别插入一个数字后校正单元与一个数字预失真单元,并结合接收机通路中的数字补偿参数检测电路,针对接收机与发射机的IQ不平衡,先后构建了负反馈环路。在上电初始化时的校准模式下,利用负反馈环路的高通特性,将补偿参数转换为直流成分并精确地提取出来。基于SMIC 0.13 μm RF CMOS工艺,该数字IQ不平衡补偿方法在一种直接变频结构的FDD射频收发芯片中得到了实现。测试结果表明,接收机和发射机的镜像抑制均达到了60 dB。在64QAM调制模式下,相比于没有补偿的情况,接收机的解调EVM从4.67%提升至2.12%,发射机的调制EVM从5.16%提升至2.3%。

摘要:提出了一种新型的电流源型无线能量传输结构,有效提高了经皮无线能量传输的传输效率和接收端的输出电压。不同于将接收端的LC回路当作电压源的传统感应能量传输结构,提出的电流源型无线能量传输结构以一种新颖的方式,将接收端的LC回路当作电流源。这就无需在电路中使用具有部分电容和二极管的DC-DC电荷泵或者AC-DC倍压器等结构,电流源型无线能量传输结构本身就能实现具有较高电压转换效率的AC-DC转换器的功能。仿真结果表明,在1 MHz的工作频率下,该结构能够实现高达±15 V的直流电压输出,适用于需要高电压为20 V(±10 V)左右的功能性电刺激器系统。

摘要:基于采样管衬底电压自举结构,提出了一种高线性低阻抗采样开关技术。在保证采样开关等效输入阻抗较小的同时,实现了采样开关的源/漏极与衬底之间的寄生电容不随输入信号幅度的变化而变化；减小了动态比较器输入管的等效导通电阻,提高了动态比较器输入管的跨导,解决了动态比较器的速度与噪声折中的难题。基于65 nm CMOS工艺,设计了一种10位120 MS/s SAR ADC。在1 V电源电压下,功耗为1.2 mW,信号噪声失真比SNDR> 55 dB,无杂散动态范围SFDR> 68 dB,在奈奎斯特采样情况下,优值(FoM)为22 fJ/(conv·step)。

摘要:设计并实现了一个用于植入式心电监测的12位低功耗逐次逼近型模数转换器(SAR ADC)。针对低功耗的应用需求,提出了一种静态预放大比较器与动态预放大比较器分时工作的时分比较方案,在保证比较精度的基础上实现了低功耗。针对低采样率时的漏电问题,采用了异步自控制逻辑、双电源电压供电和晶体管的最小栅长堆叠等方法,降低了漏电功耗。设计的ADC采用65 nm CMOS工艺实现。仿真结果表明,采样率为1 kS/s时,信噪失真比SNDR在各工艺角下均不小于69.9 dB,有效位数为11.3位,功耗仅为30 nW,漏电功耗占总功耗的11%,性能优值FoM为11.8 fJ/(conv·step)。

摘要:设计了一种基于片上变压器的隔离式DC-DC开关电源。通过分析影响开关电源能量转换效率的因素,设计了一种应用于隔离式DC-DC开关电源的LC振荡器,提高了隔离式开关电源的整体效率。采用CSMC 0.35 μm BCD工艺进行设计,并将该振荡器应用于隔离式开关电源。隔离式开关电源的输入电压为3.3 V,输出电压为5 V。仿真结果表明,时钟振荡频率为180 MHz,应用该振荡器的DC-DC开关电源最大输出电流达到62 mA,转换效率提高到35.6%。

摘要:提出了一种用于连续Σ-Δ调制器的新颖的2 bit/cycle SAR量化器。该量化器可缩短SAR量化周期。将该量化器应用于调制器后,调制器的采样速率可提高1.5倍。SAR量化器的单电容阵列可有效减小最后一级积分器的负载。利用基因遗传算法,分析了该量化器引入的较大的环路延时(ELD)的影响,并优化了其补偿支路系数K_c。对0.75倍采样周期进行延时补偿,获得性能更好的噪声整形函数。相比传统调制器,该调制器的信噪比提高了5 dB。

摘要:设计了一种用于汽车胎压检测系统唤醒和数据传输的低频通信接收机。该低频接收机为数模混合系统,包括高灵敏度的前端解调器和用于数据处理的数字基带处理器,采用了低中频结构方案和ASK非相干解调方式。该接收机基于SMIC 0.18 μm CMOS工艺和亚阈值特性进行设计。芯片的总面积为0.96 mm²。工作电压范围为2~3.6 V。在3.3 V供电下,消耗电流为4.2 μA。在125 kHz下,该低频接收机的灵敏度达到0.4 mV。

摘要:针对宽带单片微波集成电路(MMIC)功率放大器在匹配过程中存在电路枝节复杂、优化周期较长的问题,采用了低Q值多节LC匹配网络的方法,并结合阻抗在Smith圆图上的变化趋势,能快速确定输出级阻抗匹配网络的结构。基于0.25 μm GaN HEMT工艺,设计了一种S波段 MMIC功率放大器。采用多节LC电抗匹配单元,快速准确地设计了匹配电路,简化了电路设计流程。仿真结果表明,在2~4 GHz工作频率范围内,输出功率大于38 dBm,功率附加效率为29%~48.8%,功率增益为19.0~20.4 dB,S₁₁小于-7.7 dB,S₂₂小于-9.2 dB。芯片尺寸为3 mm×1.7 mm。该功率放大器具有较高的实用价值。

摘要:设计了一种基于IEEE 802.15.4a标准的脉冲发生器,包括脉冲产生、BPSK调制、低通滤波三个部分。提出多路脉冲合成方法,降低了对基带工作速度的要求。提出一种适用于该协议的BPSK调制电路,将极性调制到脉冲上,同时可实现脉冲的单端转差分功能和脉冲幅度调节。设计了基于反相器跨导的G_m-C滤波器,滤除脉冲的高频成分。最后研究了电路的低功耗方案,可动态开启或关闭电路,降低了电路功耗。基于0.18 μm CMOS工艺进行电路设计。后仿真结果表明,产生的脉冲经过互相关后,主瓣宽度为1.35 ns,消耗电流约为7.1 mA,通过动态管理,电流最低可降至0.3 mA左右。

摘要:设计了一种用于降压型DC-DC开关电源转换器的锯齿波振荡器。利用电压前馈方法和固定充放电时间方法,实现了锯齿波幅度随电源电压线性变化且频率固定的锯齿波振荡器,抑制了电源电压突变时的输出电压过冲。基于0.18 μm BCD工艺进行设计和仿真。仿真结果表明,该锯齿波振荡器产生的锯齿波频率为2.73 MHz。在2.7~5.5 V电源电压、-55 ℃~125 ℃温度范围内,频率偏移在±6%以内。振荡幅度在0.576~1.470 V范围内随电源电压线性变化。

摘要:基于SMIC 0.18 μm CMOS工艺,设计了一种高阶温度补偿的带隙基准电压源。采用源极、漏极与栅极短接的PMOS管替代传统基准电压源中的PNP管,增加了高温区域曲率补偿电路和低温区域温度分段补偿电路。该带隙基准电压源获得了低温漂的性能。仿真结果表明,在-40 ℃~125 ℃温度范围内,该带隙基准电压源的温度系数达到1.997×10-6/℃,在频率为1 Hz、10 Hz、100 Hz、1 kHz、100 kHz时,分别获得了-77.84 dB、-77.84 dB、-77.83 dB、-77.42 dB、-48.05 dB的电源抑制比。

摘要:设计了一种新颖的用于磁隔离驱动器的定时电路,包括不可重复触发的单稳态电路和时间控制电路。与传统定时电路相比,该定时电路原理简单,运行可靠。单稳态电路用于监测解码端接收的脉冲,产生门控时间,有效抑制干扰脉冲。时间控制电路产生定时时间。如果在定时时间内,定时电路没有接收到任何脉冲,则输出高电平,锁定驱动器的输出为低电平,保护了电路的安全性。通过调节2个电容和4个电阻的值,得到所需的门控时间和定时时间。基于0.25 μm BCD工艺进行设计和仿真。结果表明,该定时电路的定时时间达6 μs。

摘要:采用0.5 μm CMOS工艺,设计了一种简易锁相式频率合成器。采用“类锁相环”结构,在传统锁相环频率合成器的基础上,去除了电荷泵和低通滤波器。利用鉴频鉴相器的输出结果作为开关信号,控制压控振荡器的工作状态,使压控振荡器的输出信号在第N个周期返回鉴频鉴相器后立即被关断,直到下一个参考时钟周期来临。分析了电路的结构和工作原理,并对每个模块进行了理论分析。该频率合成器能够快速地产生固定的时钟频率,具有结构简单、功耗低、锁定时间短等优点。仿真结果表明,输入参考时钟为4 MHz时,该频率合成器的输出频率为15.96 MHz,功耗为2.96 mW,锁定时间小于1 μs。

摘要:随着IC集成度的不断提高,电路中单粒子引起的多节点翻转现象愈加频繁。为了解决该问题,提出了一种可对两个电压节点翻转完全免疫的RS触发器电路。基于双互锁存储单元结构,设计了一个冗余度为4的前置RS触发器。将不相邻的两个输出节点连接到一个改进型C单元电路中,屏蔽了错误电压,最终输出电压不受单粒子翻转的影响。该RS触发器采用0.25 μm 2P4M 商用标准CMOS工艺实现。对RS触发器中任意两个电路节点同时分别注入两个单粒子事件,进行了抗单粒子翻转的可靠性验证。Spectre仿真结果表明,该RS触发器能完全对两个单粒子事件免疫。与已发表的辐射加固触发器相比,该触发器采用的晶体管个数减少了20.8%,功耗降低了21.3%。

摘要:基于国际公开发表的逐次逼近型A/D转换器(SAR ADC)技术论文,总结了不同架构下高性能SAR结构A/D转换器的技术特点。分析了SAR ADC中主要模块的关键技术,包括高速高线性采样开关技术、高速低功耗比较器技术、高速旁路SAR逻辑技术,以及相关技术在电路级实现时需要考虑的因素。针对SAR ADC的主要模块,介绍了近年来新技术的改进方法。这些高性能低功耗SAR ADC新技术及发展动态的综述对设计者可提供有益的帮助。

摘要:从肖特基势垒高度、有效掺杂浓度和有效质量的优化和控制等方面,对接触电阻的最新技术进行了详细的总结。首先,分析了插入界面层的金属-绝缘体-半导体接触结构、界面钝化、杂质分凝技术对于降低肖特基势垒高度的效果。其次,讨论了原位掺杂、固相外延、低温离子注入以及激光退火技术对于提高源/漏掺杂浓度的作用。然后,介绍了通过控制SiGe材料的有效质量来优化接触电阻的技术。最后,通过结合原位掺杂、激光退火和固相外延等先进技术,实现了与CMOS工艺兼容的接触电阻优化集成,满足7/5 nm技术节点的需要。

摘要:提出一种用于布局阶段的拥塞消除算法。首先,筛选出拥塞严重区域的高引脚数标准单元。然后,以步进的方式为这些标准单元设置隔离区域,使其散布,以消除该区域的拥塞。该方法能有效降低设计的短路违例,并减小总线长优化时序。采用提出的算法和SYNOPSYS公司的软件ICC,对一种采用SMIC 65 nm标准单元工艺库的两百万门设计进行优化。与ICC的优化结果相比,采用该算法后,短路违例降低了12%,总线长缩短了7%,总违例时间减少了14%,但运行时间有所增加。

摘要:为了实现高性能的加法器,提出了面向功耗延迟积(PDP)优化的混合进位算法。该算法能快速搜索加法器的混合进位,以优化PDP。采用超前进位算法和行波进位算法交替混合,兼具超前进位算法速度快和行波进位算法功耗低的特点。该算法采用C语言实现并编译,结果应用于MCNC Benchmark电路,进行判定测试。与应用三种传统算法的加法器相比,应用该算法的加法器在位数为8位、16位、32位和64位时,PDP改进量分别为40.0%、70.6%、85.6%和92.9%。

摘要:在深亚微米工艺下,单粒子效应引入的瞬态电流与粒子入射位置有关。基于粒子入射距离,提出了一种针对电路级仿真的一维瞬态电流源注入模型。结果显示,电流源模型与三维TCAD仿真得到的瞬态电流形状拟合更好,NMOS和PMOS器件收集电荷量的计算误差分别下降了66.9%和65.0%。提出的电流源模型能够精确地反映粒子入射位置改变时6T SRAM电路的翻转情况,能更好地用于大规模集成电路的单粒子效应电路级模拟分析。

摘要:可控硅(SCR)作为静电放电(ESD)保护器件,因具有高的鲁棒性而被广泛应用,但其维持电压很低,容易导致闩锁问题。针对高压集成电路的ESD保护,提出了一种新颖的具有高维持电压的SCR结构(HHVSCR)。通过添加一个重掺杂的N型掺杂层(NIL),减小了SCR器件自身固有的正反馈效应,从而提高了SCR的维持电压。Sentaurus TCAD仿真结果表明,与传统的SCR相比,改进的HHVSCR无需增加额外的面积就可将维持电压从1.88 V提高到11.9 V,可应用于高压集成电路的ESD防护。

摘要:针对传统AlGaN/GaN HFET击穿电压远低于理论值,以及阈值电压与开态电流之间存在制约关系的问题,提出一种对称极化掺杂增强型高压GaN HFET。采用Al组分对称渐变的AlGaN势垒层,因极化梯度分别在正向渐变AlGaN层和逆向渐变AlGaN层中诱导产生了三维电子气(3DEG)和三维空穴气(3DHG)。利用3DHG,阻断了源极与3DEG之间的纵向导通沟道,实现了新的增强型模式。同时,正向渐变AlGaN层的高浓度3DEG显著提升了器件输出电流。器件关断时,极化电荷形成的极化结有助于耗尽漂移区,优化了电场分布,提升了器件耐压。与传统AlGaN/GaN HFET相比,新器件的击穿电压从39 V提高至919 V,饱和漏电流提升了103.5%。

摘要:在新型多栅器件栅电容模型的研究中,量子电容随着沟道长度及栅氧化层厚度的不断减小而变得越发不可忽略。推导了基于绝缘体上硅(SOI)工艺技术的鳍式场效应晶体管(FinFET)的量子电容,并通过构建囊括量子电容的内部电容网络模型推导了亚阈值摆幅。采用Matlab软件,仿真验证了量子电容对亚阈值摆幅的影响。提出了亚阈值摆幅的优化方法,为如何选取合适的器件尺寸来优化某个特定设计目标的性能提供了指导。

摘要:基于回转器原理,提出了一种可在较宽频带内工作、具有大电感值和高Q值、Q值相对于电感值可以独立调节的新型有源电感。在回转器的负跨导器中,引入了调制MOS管。一方面,增加了一个新的回转通路,进而增加了回转次数,实现了大电感值。另一方面,创建了一个反馈支路,减小了等效串联电阻,实现了高Q值。将为正跨导器提供偏置的电流源与负跨导器交叉耦合连接,形成负阻结构,增大了等效并联电阻,进一步提高Q值。在有源电感的输入端串接小尺寸MOS管,减小了等效输入电容,实现了高的谐振频率和宽的工作频带。对有源电感进行验证,结果表明,Q峰值可高达1 996,电感峰值可高达54 nH,工作频带为0~12 GHz。协同调节有源电感的两个外部偏置电压时,实现了Q值相对于电感值的独立调节。Q值峰值从52到995大幅度变化时,电感峰值的变化幅度仅为5.3%。

摘要:提出了一种新型RC-IGBT,在背面阳极处设置了填充重掺杂P型多晶硅的深槽和FOC浮空电极。器件正向导通时,利用重掺杂P型多晶硅与N型衬底的接触电势差,将槽间的N型衬底部分耗尽,增强了阳极PN结的短路电阻,在较短背面阳极尺寸的条件下实现了RC-IGBT在开启过程中不出现电压折回现象。在器件反向开启过程中,空穴电流经过FOC浮空电极流入P型多晶硅,降低了多晶硅与N型衬底之间的势垒,提高了反向二极管的开启速度,降低了开启过程中二极管的过充电压。仿真结果表明,提出的新型RC-IGBT完全消除了电压折回现象,反向电流的均匀性得到了提高。相比于传统RC-IGBT,该新型RC-IGBT的元胞背面尺寸减小了88.89%,关断损耗降低了26.37%,反并联二极管的反向恢复电荷降低了13.12%。

摘要:光刻热点检测是集成电路可制造性设计的一项重要环节。已有研究将卷积神经网络应用于光刻热点的检测,但在卷积运算的重复性、检测结果准确度等方面存在较多问题。为了解决上述问题,提出一种基于Faster R-CNN并结合在线难例挖掘和软性非极大值抑制的光刻热点检测算法。采用ICCAD 2012 Contest的版图基准作为验证载体。实验结果表明,该算法能有效提高检测的精度和效率,平均检测耗时为0.6 h/mm²,召回率为96.1%,精确率可达40.3%。

摘要:目前,多阈值电压方法是缓解电路泄漏功耗的有效手段之一。但是,该方法会加重负偏置温度不稳定性(NBTI)效应,导致老化效应加剧,引起时序违规。通过找到电路的潜在关键路径集合,运用协同优化算法,将关键路径集合上的门替换为低阈值电压类型,实现了一种考虑功耗约束的多阈值电压方法。基于45 nm工艺模型及ISCAS85基准电路的仿真结果表明,在一定功耗约束下,该方法的时延改善率最高可达12.97%,明显优于常规多阈值电压方法。电路的规模越大,抗泄漏功耗的效果越好。

摘要:针对微电路封装中的锡膏印刷钢网开口,提出了一种新的处理方法。通过自编程序,直接对CIF格式的印刷钢网数据进行焊盘自动识别和焊盘形状的自动处理。利用公开软件,实现CIF数据与其他钢网数据之间的互相转换。该方法具有处理速度快、精度高、易于实现等特点,适用于处理各种EDA软件导出的锡膏印刷钢网开口数据。

摘要:针对单片高压功率集成电路芯片,利用Flo THERM软件,建立三维结构的封装模型,并对各模型进行了仿真。研究了在不同基片材料、不同粘结层材料、不同封装外壳条件下封装模型的温度变化情况,分析得出一个最优的封装方案。结果表明,当基片材料采用BeO陶瓷、粘结层采用AuSn20合金焊料、封装外壳采用金属Cu时,该封装模型的温度最低、散热效率最高。