一种SAR ADC电容失配自测量与数字校准技术
DOI:
作者:
作者单位:

(重庆邮电大学 光电工程学院/国际半导体学院, 重庆 400065)

作者简介:

王 巍(1967—),男(汉族),湖南邵阳人,博士,教授,硕士生导师,研究方向为集成电路设计。 刘博文(1996—),男(汉族),硕士研究生,研究方向为模拟集成电路设计。

通讯作者:

中图分类号:

TN792

基金项目:

重庆市科技局产业化项目(cstc2018jszx-cyztzx0211,cstc2018jszx-cyztzX0048)


A Capacitor Mismatch Detection and Digital Calibration Techniquefor SAR ADC
Author:
Affiliation:

(Optoelec. Engineer. College and Int. Semicond. College, Chongqing University of Posts and Telecommunications, Chongqing 400065, P. R. China)

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    为了解决高分辨率逐次逼近模数转换器(SAR ADC)中,电容式数模转换器(DAC)的电容失配导致精度下降的问题,提出了一种电容失配自测量方法,以及一种可适用于各种差分电容DAC设计的低复杂度的前台数字校准方法。该方法利用自身电容阵列及比较器完成位电容失配测量,基于电容失配的转换曲线分析,对每一位输出的权重进行修正,得到实际DAC电容大小对应的正确权重,完成数字校准。数模混合电路仿真结果表明,引入电容失配的16位SAR ADC,经该方法校准后,有效位数由10.74 bit提高到15.38 bit。

    Abstract:

    In order to solve the non-linearity errors due to the parasitic capacitors and random mismatches of the capacitive DAC array in the high-resolution applications of SAR ADC, this paper proposed a low-complexity capacitor mismatch detection and calibration technique for a differential capacitive DAC in the SAR ADC. The capacitor mismatches were detected with comparator and capacitors in SAR ADC itself without extra analog circuit. The obtained mismatch values would be used to correct bit weight of the capacitors in the DAC. AMS simulation result showed that the ENOB of 16-bit SAR ADC with capacitor mismatch increased from 10.74 bit to 15.38 bit.

    参考文献
    相似文献
    引证文献
引用本文
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2021-08-28
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2022-09-19
  • 出版日期: